一种像素结构、阵列基板、显示面板及像素驱动方法技术

本发明专利技术公开了一种像素结构、阵列基板、液晶面板及像素驱动方法，以解决现有技术的像素结构中，由于漏电流较大所导致的液晶面板在显示时闪烁、残像等问题。所述像素结构，包括数据线和像素电极，所述像素结构还包括串联于所述像素电极与所述数据线之间的第一薄膜晶体管、连接电极和第二薄膜晶体管；其中，所述连接电极的上方或下方设置有公共电极，所述第一薄膜晶体管的源极和所述第二薄膜晶体管的漏极均与所述连接电极电性连接，所述第二薄膜晶体管的源极与所述数据线电性连接，所述第一薄膜晶体管的漏极与所述像素电极电性连接，所述第一薄膜晶体管和所述第二薄膜晶体管的栅极和栅线电性连接。

【技术实现步骤摘要】
一种像素结构、阵列基板、显示面板及像素驱动方法
本专利技术涉及液晶显示
，尤其涉及一种像素结构、阵列基板、显示面板及像素驱动方法。
技术介绍
薄膜晶体管液晶显示器(ThinFilmTransistorLiquidCrystalDisplay，TFT-LCD)由于重量轻、厚度薄、功耗低、辐射低和画面柔和等特点而得到了快速发展。TFT-LCD显示器的液晶面板上的每一液晶像素点都是由集成在其后的薄膜晶体管来驱动，从而可以做到高速度、高亮度、高对比度地显示。现有技术TFT-LCD显示器的液晶面板中，每个像素结构均包括数据线、栅线和像素电极，所述数据线和所述栅线的交叉部分处形成有薄膜晶体管，薄膜晶体管的栅极连接所述栅线，薄膜晶体管的源极连接所述数据线，薄膜晶体管的漏极连接所述像素电极。现有技术的像素结构和公共电极所构成的结构的等效电路如图1所示，像素电极包括栅线gate和数据线data，将公共电极视为地GND，薄膜晶体管M1所连接的像素电极和公共电极之间形成存储电容Cls，同时还存在液晶电容Cs，当薄膜晶体管M1反向偏置的时候，由于自由电子的存在，自由电子附着在薄膜晶体管M1的有源层上，从而导致薄膜晶体管M1的漏极和薄膜晶体管M1的源极会流过微小的漏电流(即关态电流Ioff)。在像素结构设计时漏电流过大会引起一些问题，例如如果漏电流过大，对像素电压的保持特性带来一定的影响，当薄膜晶体管M1的栅极关闭的时候保持电压损失过快，超过2个灰阶的时候，会引起液晶面板中像素闪烁的现象；另一方面，如果漏电流过大，导致像素放电时残留的直流分量增加而引起电荷残留，从而导致液晶面板在显示时产生残像。
技术实现思路
本专利技术的目的是提供一种像素结构、阵列基板和显示面板，以解决现有技术的像素结构中，由于漏电流较大所导致的液晶面板在显示时闪烁、残像等问题。本专利技术的目的是通过以下技术方案实现的：本专利技术实施例提供一种像素结构，包括数据线和像素电极，所述像素结构还包括串联于所述像素电极与所述数据线之间的第一薄膜晶体管、连接电极和第二薄膜晶体管；其中，所述连接电极的上方或下方设置有公共电极，所述第一薄膜晶体管的源极和所述第二薄膜晶体管的漏极均与所述连接电极电性连接，所述第二薄膜晶体管的源极与所述数据线电性连接，所述第一薄膜晶体管的漏极与所述像素电极电性连接，所述第一薄膜晶体管和所述第二薄膜晶体管的栅极和栅线电性连接。本实施例中，所述像素结构中串联的所述第一薄膜晶体管、所述连接电极和所述第二薄膜晶体管能够减小漏电流，且所述连接电极和所述公共电极之间形成一过渡电容，能有效减少所述像素电极和所述连接电极之间的压差，即减少所述像素电极与所述第二薄膜晶体管之间的压差，在减小漏电流的基础上能够保持所述像素电极的电压。优选的，所述第一薄膜晶体管和所述第二薄膜晶体管的栅极均与同一条所述栅线电性连接。本实施例中，由同一条所述栅线同时控制各个所述薄膜晶体管的栅极打开或关断，控制方式容易实现。优选的，所述第一薄膜晶体管和所述第二薄膜晶体管的栅极分别与不同的所述栅线一一对应的电性连接。本实施例中，由不同的所述栅线分别控制所述第一薄膜晶体管和所述第二薄膜晶体管，两个薄膜晶体管可以由两条栅线配合时序控制，实现降低漏电流改善充电效率，并减小各个薄膜晶体管关闭时引起的像素电压的波动。优选的，所述连接电极与所述第一薄膜晶体管的漏极和源极、所述第二薄膜晶体管的漏极和源极、所述数据线位于同一层。本专利技术实施例中，所述连接电极可以设置于源漏极金属层，不需要单独增加制备工艺。优选的，所述第一薄膜晶体管和第二薄膜晶体管的沟道宽长比相等。优选的，所述第一薄膜晶体管和所述第二薄膜晶体管均为N型薄膜晶体管或均为P型薄膜晶体管。所述第一薄膜晶体管和所述第二薄膜晶体管为同类型的薄膜晶体管，有利于节省制备工艺。本专利技术实施例有益效果如下：所述像素结构中串联的所述第一薄膜晶体管、所述连接电极和所述第二薄膜晶体管能够减小漏电流，且所述连接电极和所述公共电极之间形成一过渡电容，能有效减少所述像素电极和所述连接电极之间的压差，即减少所述像素电极与所述第二薄膜晶体管之间的压差，在减小漏电流的基础上能够保持所述像素电极的电压。本专利技术实施例提供一种阵列基板，包括如上实施例提供的所述像素结构。本专利技术实施例有益效果如下：所述像素结构中串联的所述第一薄膜晶体管、所述连接电极和所述第二薄膜晶体管能够减小漏电流，且所述连接电极和所述公共电极之间形成一过渡电容，能有效减少所述像素电极和所述连接电极之间的压差，即减少所述像素电极与所述第二薄膜晶体管之间的压差，在减小漏电流的基础上能够保持所述像素电极的电压。本专利技术实施例提供一种显示面板，包括如上实施例提供的所述阵列基板。本专利技术实施例有益效果如下：所述像素结构中串联的所述第一薄膜晶体管、所述连接电极和所述第二薄膜晶体管能够减小漏电流，且所述连接电极和所述公共电极之间形成一过渡电容，能有效减少所述像素电极和所述连接电极之间的压差，即减少所述像素电极与所述第二薄膜晶体管之间的压差，在减小漏电流的基础上能够保持所述像素电极的电压。本专利技术实施例提供一种像素驱动方法，所述像素的采用如上实施例提供的像素结构，且第一薄膜晶体管和第二薄膜晶体管的栅极分别与不同的栅线连接；方法包括：由第一薄膜晶体管的栅极连接的栅线提供第一栅极驱动信号，由第二薄膜晶体管的栅极连接的栅线提供第二栅极驱动信号；其中，所述第一栅极驱动信号落后于所述第二栅极驱动信号。本实施例中，由不同的所述栅线分别控制所述第一薄膜晶体管和所述第二薄膜晶体管，两个薄膜晶体管可以由两条栅线配合时序控制，实现降低漏电流改善充电效率，并减小各个薄膜晶体管关闭时引起的像素电压的波动。优选的，所述第一栅极驱动信号和所述第二栅极驱动信号的相位差为90度。本专利技术实施例有益效果如下：所述像素结构中串联的所述第一薄膜晶体管、所述连接电极和所述第二薄膜晶体管能够减小漏电流，且所述连接电极和所述公共电极之间形成一过渡电容，能有效减少所述像素电极和所述连接电极之间的压差，即减少所述像素电极与所述第二薄膜晶体管之间的压差，在减小漏电流的基础上能够保持所述像素电极的电压。附图说明图1现有技术像素结构中薄膜晶体管连接电路等效电路图；图2为本专利技术实施例提供的第一种像素结构的示意图；图3为图2所示像素结构中薄膜晶体管连接电路等效电路图；图4为本专利技术实施例提供的第二种像素结构的示意图；图5为图4所示像素结构中薄膜晶体管连接电路等效电路图；图6为驱动采用图4所示像素结构的像素的信号时序图。具体实施方式下面结合说明书附图对本专利技术实施例的实现过程进行详细说明。需要注意的是，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能理解为对本专利技术的限制。现有技术的像素结构中，由于漏电流较大会导致的液晶面板在显示时闪烁、残像等问题，本专利技术旨在提供一种像素结构，从而减小漏电流以解决该问题。基于此种目的，本专利技术实施例提供一种像素结构，包括数据线和像素电极，像素结构还包括串联于像素电极与数据线之间的第一薄膜晶体管、连接电极和第二薄膜晶体管；连接电极的上方或下方设置有公共电极，第一薄膜晶体管和第二薄膜晶体管的栅本文档来自技高网...

【技术保护点】
一种像素结构，包括数据线和像素电极，其特征在于，所述像素结构还包括串联于所述像素电极与所述数据线之间的第一薄膜晶体管、连接电极和第二薄膜晶体管；其中，所述连接电极的上方或下方设置有公共电极，所述第一薄膜晶体管的源极和所述第二薄膜晶体管的漏极均与所述连接电极电性连接，所述第二薄膜晶体管的源极与所述数据线电性连接，所述第一薄膜晶体管的漏极与所述像素电极电性连接，所述第一薄膜晶体管和所述第二薄膜晶体管的栅极和栅线电性连接。

【技术特征摘要】
1.一种像素结构，包括数据线和像素电极，其特征在于，所述像素结构还包括串联于所述像素电极与所述数据线之间的第一薄膜晶体管、连接电极和第二薄膜晶体管；其中，所述连接电极的上方或下方设置有公共电极，所述连接电极和所述公共电极之间形成一过渡电容，所述第一薄膜晶体管的源极和所述第二薄膜晶体管的漏极均与所述连接电极电性连接，所述第二薄膜晶体管的源极与所述数据线电性连接，所述第一薄膜晶体管的漏极与所述像素电极电性连接，所述第一薄膜晶体管和所述第二薄膜晶体管的栅极和栅线电性连接；所述第一薄膜晶体管和所述第二薄膜晶体管的栅极分别与不同的所述栅线一一对应的电性连接。2.如权利要求1所述的像素结构，其特征在于，所述连接电极与所述第一薄膜晶体管的漏极和源极、所述第二薄膜晶体管的漏极和源极、所述数据线位于同一层。3...

【专利技术属性】
技术研发人员：董殿正，刘磊，宋嘉嘉，金炯旲，陈维涛，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：北京;11