非易失性半导体存储装置及其制造方法制造方法及图纸

根据一个实施方式，可提供一种非易失性半导体存储装置。多个元件分离用绝缘体在所述半导体基板的表面区域中形成沿着所述半导体基板的表面延伸的被划分的多个有源区。将隧道绝缘膜设在所述有源区上。将浮置栅电极设在所述隧道绝缘膜上。将栅间绝缘膜设在所述浮置栅电极上。将控制栅电极设在所述栅间绝缘膜上。源极区域及漏极区域分别在所述多个有源区上相互分离地形成。所述有源区各自在侧面具有台阶，比所述台阶深的部分的宽度大于比所述台阶浅的部分的宽度。

【技术实现步骤摘要】
非易失性半导体存储装置及其制造方法本申请基于2013年9月27日提出的日本专利申请第2013-202534号及2014年7月25日提出的日本专利申请第2014-152435号并主张其优先权及其利益，这里通过引用而包含其全部内容。
这里说明的实施方式总体来说涉及非易失性半导体存储装置及其制造方法。
技术介绍
在被称为NAND型快闪存储器的非易失性半导体存储装置中，在半导体基板上形成隧道绝缘膜及成为浮置栅电极的电荷存储膜后，为了进行邻接的有源区间的绝缘分离，在半导体基板上形成用于分离元件的槽。通过形成该槽，形成包含所述半导体基板的一部分、所述隧道绝缘膜及所述电荷存储膜的多个层叠图形。然后，如果进行清洗工序，则在清洗液的干燥时，有时所述层叠图形发生倒塌。近年来，伴随着图形的微细化，用于进行绝缘分离而形成的多个槽的横宽的尺寸、即邻接的有源区间的距离容易产生偏差。其结果是，槽的深度尺寸也出现偏差，上述这样的层叠图形变得容易倒塌。作为用于抑制层叠图形倒塌的技术，已知有固化干燥的技术。在该技术中，在利用清洗液将半导体基板洗净后，向邻接的层叠图形间的槽中填充溶有升华性物质的溶液，使升华性物质从固相不经液相而直接变化成气相。利用该技术，可防止对层叠图形施加由清洗液形成的表面张力，因此能够抑制干燥时的层叠图形的倒塌。但是，根据构成层叠图形的材料，有时升华性物质相对于层叠图形的成膜性不良。在此种情况下，有在邻接的层叠图形间不能很好地形成升华性物质、不能充分得到抑制层叠图形倒塌的效果的可能性。
技术实现思路
本专利技术的实施方式提供一种能够抑制层叠图形倒塌的非易失性半导体存储装置及其制造方法。根据实施方式的非易失性半导体存储装置，具备半导体基板、元件分离用绝缘体、隧道绝缘膜、浮置栅电极、栅间绝缘膜、控制栅电极以及源极区域及漏极区域。所述元件分离用绝缘体被设在所述半导体基板的表面区域，在所述表面区域中形成向沿着所述半导体基板表面的方向延伸且相互分离的多个有源区。所述隧道绝缘膜设在所述多个有源区上。所述浮置栅电极设在所述隧道绝缘膜上。所述栅间绝缘膜设在所述浮置栅电极上。所述控制栅电极设在所述栅间绝缘膜上。所述源极区域及漏极区域在所述多个有源区的各个中分离地形成。所述多个有源区在侧面具有台阶，比所述台阶深的部分的宽度大于比所述台阶浅的部分的宽度。根据上述的构成，能够抑制层叠图形的倒塌。附图说明图1是实施方式的非易失性半导体存储装置的剖视图。图2A至2F是对所述实施方式的非易失性半导体存储装置的制造方法的工序进行例示的剖视图。图3是沿着图1中的S-S面的剖视图。具体实施方式以下，参照附图对更多的实施方式的非易失性半导体存储装置及其制造方法进行说明。在附图中，同一符号表示同一部分或类似部分。附图是示意性的或概念性的，各部分的厚度和宽度的关系、各部分间的大小的比率等不一定与现实的相同。另外，即使在表示相同的部分时，有时也通过不同的图而表示彼此不同的尺寸或比率。实施方式的非易失性半导体存储装置例如为NAND型快闪存储器。在该非易失性半导体存储装置中，从硅基板的表面向深度方向延伸的表面区域即上层部分例如通过用于ShallowTrenchIsolation(STI：浅槽隔离)的元件分离用绝缘体而被划分为线状的多个有源区(activearea)。这些有源区分别在侧面具有台阶。该台阶的下方部分与台阶的上方部分相比宽度宽。换句话讲，所述台阶的上方部分与台阶的下方部分相比宽度窄。所谓“上方部分”为所述半导体基板中的比所述台阶浅的部分，所谓“下方部分”为比所述台阶深的部分。由于有源区的台阶的上方部分的宽度窄，所以邻接的有源区间的间隔宽，因此在邻接的有源区间难以受到电的影响。因此，对于本来不想写入数据的非选择的存储器单元，不易产生误写入数据的“误写入”。另外，关于台阶的下方部分，由于宽度比台阶的上方部宽，所以支承宽度窄的有源区的上方部分的力增强，能够减少有源区的图形的倒塌。根据实施方式的非易失性半导体存储装置的制造方法，在半导体基板上形成隧道绝缘膜及成为浮置栅电极的电荷存储膜。然后，通过刻蚀形成达到所述半导体基板的表面区域的多个槽，形成容易使固体析出的材料的膜即内衬膜。将位于所述多个槽的底部的所述内衬膜的一部分除去，再将所述多个槽刻蚀到规定的深度。通过该刻蚀，形成在侧面具有台阶、且比所述台阶深的部分的宽度大于比所述台阶浅的部分的宽度的多个有源区。然后，用清洗液清洗所述半导体基板，并将清洗液干燥。该干燥可通过向所述半导体基板的所述多个槽中导入溶解有能够从固相不经液相而直接变化成气相的固体物质的溶液、至少在所述槽的内部使所述固体析出、使所述固体从固相不经液相而直接变化成气相来进行。然后，在所述多个槽中形成元件分离用绝缘体。另外，在所述浮置栅电极上形成栅间绝缘膜及所述控制栅电极。根据上述的非易失性半导体存储装置的制造方法，在元件分离的形成过程中，将内衬膜导入到包含半导体基板的一部分、隧道绝缘膜及电荷存储膜的多个层叠图形的槽中。通过形成该内衬膜，能够在邻接的层叠图形之间确实地填充包含固体物质的溶液。另外，通过使该溶液中的固体物质从固相直接变化成气相而将其除去，由此能够对施加给所述多个层叠图形的由所述清洗液形成的表面张力进行抑制，同时进行干燥。所以，能够更确实地得到对干燥时的所述层叠图形的倒塌进行抑制的效果。进而，在将对于固体物质来说成膜性优良的材料即所述内衬膜形成在所述层叠图形的侧壁上后，通过将所述半导体基板刻蚀到规定的深度，由此在有源区的侧面形成台阶。由于该台阶的下方部分的宽度比台阶的上方部分宽，所以支承宽度窄的有源区的上方部分的力增强，能够减少有源区的图形的倒塌。以下，对实施方式的非易失性半导体存储装置的构成进行详细说明。图1是本实施方式的非易失性半导体存储装置的剖视图。图3是沿着图1中的S-S面的剖视图。在本实施方式中，作为非易失性半导体存储装置，例示了NAND型快闪存储器。如图1及图3所示，作为半导体基板，硅基板11具有表面1。硅基板11从表面1在深度方向具有P导电型的表面区域2。在表面区域2中，设有存储器阵列区域2a及未图示的周边电路区域。存储器阵列区域2a是存储数据的区域，形成有作为存储元件的多个非易失性存储器晶体管3。所述周边电路区域是驱动存储器阵列区域2a的区域，在所述周边电路区域中，设有由高耐压晶体管及低耐压晶体管等构成的周边电路。该周边电路产生多个水平的电压，将生成的电压供给存储器阵列区域2a。进而，所述周边电路包含用于检测在存储器阵列区域2a中发生的电压或电流的电路。在硅基板11的存储器阵列区域2a中，形成有向一个方向延伸且相互分离的用于ShallowTrenchIsolation(STI：浅槽隔离)的多个元件分离用绝缘体16。元件分离用绝缘体16例如由硅氧化物形成。通过这些元件分离用绝缘体16，硅基板11的存储器阵列区域2a被划分成多个有源区AA(半导体区域)。在有源区AA上，形成有由硅氧化物构成的隧道绝缘膜17。隧道绝缘膜17是虽具有绝缘性、但如果外加处于非易失性存储器晶体管3的驱动电压范围内的规定的电压则流动隧道电流的膜。在隧道绝缘膜17上，作为电荷存储膜形成有由导电性材料、例如导入了杂质的多晶硅构成的多个浮置栅电极FG。浮置栅本文档来自技高网...

【技术保护点】
一种非易失性半导体存储装置，其具备：半导体基板、元件分离用绝缘体，其被埋入设在所述半导体基板的表面区域中的多个槽中，将所述表面区域划分为沿着所述半导体基板的表面向一个方向延伸且相互分离的多个有源区、设在所述多个有源区上的隧道绝缘膜、设在所述隧道绝缘膜上的浮置栅电极、设在所述浮置栅电极上的栅间绝缘膜、设在所述栅间绝缘膜上的控制栅电极、形成在所述多个有源区的各个中的源极区域及漏极区域；所述有源区各自在侧面具有台阶，比所述台阶深的部分的宽度大于比所述台阶浅的部分的宽度。

【技术特征摘要】
2013.09.27 JP 2013-202534;2014.07.25 JP 2014-152431.一种非易失性半导体存储装置的制造方法，其中，在半导体基板的表面区域上形成隧道绝缘膜及成为浮置栅电极的电荷存储膜后，通过选择性地刻蚀所述电荷存储膜、所述隧道绝缘膜及所述表面区域的一部分而形成多个槽；将形成所述多个槽的所述表面区域的一部分进一步刻蚀到规定的深度，形成具有台阶、且比所述台阶深的部分的宽度大于比所述台阶浅的部分的宽度的多个有源区；用清洗液清洗所述半导体基板；在所述多个槽中埋入元件分离用绝缘体；在所述电荷存储膜上形成栅间绝缘膜及控制栅电极；在所述多个有源区的各个中形成相互分离的源极区域及漏极区域，在所述非易失性半导体存储装置的制造方法中，在形成所述多个槽后、且在刻蚀到所述规定的深度之前，在用于形成所述多个槽的侧壁上形成内衬膜，所述内衬膜通过在表面上具有至少1个以上的烷基、乙烯基、烯丙基、羟基、醛基、羰基...

【专利技术属性】
技术研发人员：西谷和人，佐藤胜广，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP