光电半导体元件及其制作方法技术

本发明专利技术公开一种光电半导体元件及其制作方法。光电半导体元件包括基材、第一实心介层插塞、光电半导体芯片、荧光层以及封胶体。其中，第一实心介层插塞贯穿基材。光电半导体芯片封胶体，具有一第一电极，对准并与第一实心介层插塞电连接。荧光层覆盖于光电半导体芯片的至少一表面上。封胶体包覆基材、光电半导体芯片以及荧光层。

【技术实现步骤摘要】
【专利摘要】本专利技术公开一种。光电半导体元件包括基材、第一实心介层插塞、光电半导体芯片、荧光层以及封胶体。其中，第一实心介层插塞贯穿基材。光电半导体芯片封胶体，具有一第一电极，对准并与第一实心介层插塞电连接。荧光层覆盖于光电半导体芯片的至少一表面上。封胶体包覆基材、光电半导体芯片以及荧光层。【专利说明】
本专利技术涉及一种半导体封装结构及其制作方法，且特别是涉及一种。
技术介绍
发光半导体元件具有低耗电量、低发热量、操作寿命长、耐撞击、体积小、反应速度快、无汞以及可发出稳定波长的色光等良好光电特性，随着光电科技的进步，已被视为新世代光源的较佳选择之一。 以白光发光二极管(Light Emitting d1de ;LED)元件为例,传统上是在封装设计中是采用焊线(Wire bonding)来进行芯片的串接。然而，因打线制作工艺上的限制，芯片与芯片之间必须预留焊线距离，不仅造成封装结构尺寸大幅增加，而限制了芯片矩阵的构装数量，不利于元件的微小化。再者，当使用芯片矩阵进行多颗芯片封装时，由于芯片排列较为分散，更容易影响荧光层涂布的均匀性，不仅会造成元件后续制作工艺良率偏低的问题，更会因为荧光层混光不均匀，造成白光发光二极管元件偏光或偏色的问题。 因此，有需要提供一种先进的光电半导体芯片封装结构及其制作方法，解决现有技术所面临的问题。
技术实现思路
为解决上述问题，本专利技术一方面是提供一种光电半导体元件，其包括基材、第一实心介层插塞、光电半导体芯片、突光层以及封胶体。其中，第一实心介层插塞贯穿基材。光电半导体芯片，具有一第一电极，对准并与第一实心介层插塞电性接触。荧光层覆盖于光电半导体芯片的至少一表面上。封胶体包覆基材、光电半导体芯片以及荧光层。 在本专利技术的一实施例之中，光电半导体元件还包括:位于基材第一表面上的第一图案化金属层，以及位于基材第二表面上的第二图案化金属层。其中第二表面位于基材上相对于第一表面的相反一侧。第一图案化金属层，具有至少一第一焊垫，对准且与第一实心介层插塞直接连触；第二图案化金属层，具有至少一第二焊垫，对准且与第一实心介层插塞直接接触。 在本专利技术的一实施例之中，第一电极是经由第一焊垫与第一实心介层插塞电连接。 在本专利技术的一实施例之中，光电半导体元件还包含:与基材结合的一承载基板，通过承载基板和封胶体，可将基材、发光二极管芯片以及荧光层与外部空气隔离。 在本专利技术的一实施例之中，承载基板具有与第二焊垫直接接触的金属线路。 在本专利技术的一实施例之中，光电半导体元件还包含:贯穿基材的第二实心介层插塞，对准且与光电半导体芯片的第二电极电性接触。 本专利技术另一方面是提供一种光电半导体元件的制作方法，包含下述步骤:首先提供一基材以及贯穿基材的第一实心介层插塞。接着，将光电半导体芯片的第一电极，对准并与第一实心介层插塞电性接触。然后，于光电半导体芯片的至少一个表面，涂布荧光层。后续，以封胶体包覆基材、发光半导体芯片以及荧光层。 在本专利技术的一实施例之中，提供基材与第一实心介层插塞的歩骤，还包括:于基材的第一表面上，形成具有至少一个第一焊垫的第一图案化金属层，使第一焊垫对准且与第一实心介层插塞直接接触；以及于基材的第二表面上，形成具有至少一个第二焊垫的第二图案化金属层，对准且与第一实心介层插塞直接接触，其中第二表面位于基材上相对于第一表面的相反一侧。 在本专利技术的一实施例之中，提供基材与第一实心介层插塞的歩骤，还包括于第一图案化金属层之上，形成一图案化绝缘层，将第一焊垫暴露于外。 在本专利技术的一实施例之中，将光电半导体芯片的第一电极，对准并与第一实心介层插塞电性接触的步骤，包括使用锡球来连接第一电极与第一焊垫。 在本专利技术的一实施例之中，光电半导体元件的制作方法还包括，将一承载基板与基材结合，并使第二焊垫与该承载基板的金属线路电连接。 在本专利技术的一实施例之中，将承载基板与基材结合的步骤，包括使用锡球，连接承载基板的金属线路与第二焊垫。 在本专利技术的一实施例之中，将封胶体包覆基材、光电半导体芯片以及荧光层的步骤，包括以封胶体包覆基材、光电半导体芯片、荧光层以及一部分的承载基板，用于将基材、光电半导体芯片以及突光层与外部空气隔离。 在本专利技术的一实施例之中，光电半导体元件的制作方法还包括，提供贯穿基材的第二实心介层插塞，使光电半导体芯片的至少一个第二电极，对准且与第二实心介层插塞电连接。 根据上述实施例，本专利技术是提供一种光电半导体元件，其是采用倒装接合(flipchip bonding)方式,将至少一光电半导体芯片的电极,对准并且使其与贯穿基材的实心介层插塞焊垫电连接。之后，再将荧光层覆盖于光电半导体芯片的至少一表面上，并以封胶体包覆基材、光电半导体芯片以及荧光层。 相比较于现有打线封装技术，光电半导体芯片在进行封装时，封装结构必须横向延伸，方能使打线与基材的焊垫电连接。采用倒装封装结构的光电半导体芯片，其与芯片电极是纵向对准下方的实心介层插塞接触，所需要的封装尺寸较小，有利于光电半导体元件的微小化。 另外，由于封装尺寸较小，可使光电半导体芯片排列更加紧密，当进行荧光层涂布与封装时，还可增加各个光电半导体元件的荧光层的均匀性，解决现有光电半导体元件偏光或偏色的问题。再加上，本专利技术的倒装封装技术，所采用的实心介层插塞，可有效率地将光电半导体芯片所产生的热，传导到基材背面，相较于现有的打线封装技术，其散热效果更佳，可提升光电半导体元件的效能。 【专利附图】【附图说明】 图1A至IG是根据本专利技术的一实施例所绘示的制作光电半导体元件100的结构剖视图； 图2是根据本专利技术的另一实施例所绘示，同时在多个光电半导体芯片上涂布荧光层的结构剖视图； 图3是根据本专利技术的一实施例所绘示的光电半导体元件的结构剖视图。 符号说明 100:光电半导体元件 101:基材 1la:基材的第一表面1lb:基材的第二表面 102a:实心介层插塞 102b:实心介层插塞 103:图案化金属层 103a:焊垫 103b:焊垫104:图案化金属层 104a:焊垫104b:焊垫 105:图案化绝缘层 106:光电半导体芯片 106a:光电半导体芯片的电极 106b:光电半导体芯片的电极 106c:光电半导体芯片的上表面 106d:光电半导体芯片的侧壁 107:锡球108:承载基板 108a:金属线路109:突光层 110:锡球111:绝缘胶 112:封胶体201:基材 209:荧光层212:晶片切割步骤 300:光电半导体元件308:承载基板 312:封胶体体 【具体实施方式】 本专利技术提供一种具有较小封装尺寸的，可增加光电半导体元件的荧光层的均匀性，解决现有光电半导体元件因荧光层混光不均，所造成的偏光或偏色等问题。为让本专利技术的上述和其他目的、特征和优点能更明显易懂，下文特举数个较佳实施例，并配合所附附图，作详细说明如下。 请参照图1A至1G，图1A至IG是根据本专利技术的一实施例所绘示的制作光电半导体元件100的结构剖视图。制作光电半导体元件100的方法包括下述步骤: 首先提供具有一第一表面1la以及第二表面1lb的基材101 (如图1A所绘不本文档来自技高网...

【技术保护点】
一种光电半导体芯片封装结构，包括:基材；第一实心介层插塞，贯穿该基材;光电半导体芯片，具有一第一电极，对准并与该第一实心介层插塞电连接；荧光层，覆盖于该光电半导体芯片的至少一表面；以及封胶体，包覆该基材、该光电半导体芯片以及该荧光层。

【技术特征摘要】

【专利技术属性】
技术研发人员：钱文正，黄田昊，吴上义，
申请(专利权)人：联京光电股份有限公司，
类型：发明
国别省市：中国台湾;71