垂直半导体器件和其制造方法技术

本发明专利技术涉及垂直半导体器件和其制造方法。垂直半导体器件具有带有第一表面和与第一表面基本平行的第二表面的半导体主体。第一金属化被布置在第一表面上。第二金属化被布置在第二表面上。在与第一表面垂直的截面平面中，半导体主体包含与第二金属化欧姆接触的n掺杂第一半导体区，与第一金属化欧姆接触的多个p掺杂第二半导体区，和多个p掺杂嵌入半导体区。p掺杂第二半导体区基本延伸到第一表面，被彼此间隔开，并且与第一半导体区形成分别的第一pn结。p掺杂嵌入半导体区被彼此间隔开，与p掺杂第二半导体区间隔开，与第一表面并且与第二表面间隔开，并且与第一半导体区形成分别的第二pn结。

【技术实现步骤摘要】

本专利技术的实施例涉及垂直半导体器件，特别地涉及垂直半导体二极管，并且涉及用于制造垂直半导体器件的相关方法。
技术介绍
二极管，诸如被使用在用于马达控制的频率转换器中的续流二极管，经常被期望具有关断或转换期间的软恢复行为以及低阈值电压。在一系列的应用中，特别是在牵引技术中，组件额外地分别需要高浪涌电流强度和雪崩电流强度。在特定的可能是非故意的但是经常不可避免的操作状态中，特别是如果发生相对长的操作(例如在短路之后中间电路的再充电)，例如在输入侧上的频率转换器中高的过电流可能出现。对于具有高阻断能力的功率二极管，这表示它们应该被设计成在正向方向中片刻间容许非常高的电流。另外，在转换期间由存储的电荷引起的延迟和开关损耗应该尽可能低。肖特基(Schottky) 二极管具有非常低数量的存储的电荷，低阈值电压和低开启状态电阻Rm (正向电压降)，并且经常被使用在高频应用中。由于单极特征(即没有双极注入)，肖特基二极管的雪崩稳定性、浪涌电流稳定性然而被限制了。在MPS 二极管(即合并的PiN肖特基二极管)中，肖特基接触与pn结交替并联连接。所述Pn结在关断状态期间(即在pn结和肖特基接触的反向偏置期间)保护肖特基接触。此外，在阈值电压降之上，比如3V对于碳化硅(SiC)MPS 二极管，pn结贡献于正向电流。因此，MPS 二极管比肖特基二极管能够输运更高的正向电流并且具有更好的雪崩稳定性和更低的泄漏电流。然而，肖特基接触的特性典型地比Pn结对制造的变动更加敏感。 出于这些和其它原因，需要改进。
技术实现思路
依据垂直半导体器件的实施例，所述垂直半导体器件包含具有第一表面和与所述第一表面基本平行延伸的第二表面的半导体主体。第一金属化被布置在所述第一表面上。第二金属化被布置在所述第二表面上。在与所述第一表面基本垂直的截面平面中，所述半导体主体进一步包含:与所述第二金属化欧姆接触的η掺杂第一半导体区；多个与所述第一金属化欧姆接触的P掺杂第二半导体区；以及多个P掺杂嵌入半导体区。所述P掺杂第二半导体区基本延伸到所述第一表面，并且被彼此间隔开，并且与所述第一半导体区形成分别的第一 Pn结。所述P掺杂嵌入半导体区被彼此间隔开，与所述P掺杂第二半导体区间隔开，与所述第一表面并且与所述第二表面间隔开，并且与所述第一半导体区形成分别的第二 pn结。 依据η沟道半导体二极管的实施例，所述η沟道半导体二极管包含:具有带隙高于大约两个电子伏特的并且在第一表面和与所述第一表面基本平行延伸的第二表面之间延伸的半导体材料的半导体主体；布置在所述第一表面上的阳极金属化；以及布置在所述第二表面上的阴极金属化。在与所述第一表面基本垂直的截面平面中，所述半导体主体包含:与所述阴极金属化欧姆接触的η掺杂第一半导体区；与所述阳极金属化欧姆接触的、被彼此隔开的、并且与所述第一半导体区形成分别的第一 pn结的至少两个P掺杂第二半导体区；以及与所述阳极金属化欧姆接触的至少一个P掺杂嵌入半导体区。所述至少一个P掺杂嵌入半导体区与所述第一半导体区形成第二 Pn结，并且被布置在与在所述第二表面和所述至少两个P掺杂第二半导体区之间的所述第一表面基本垂直的方向中。在所述第一表面上的投影中，所述至少一个P掺杂嵌入半导体区中的至少一部分被布置在所述至少两个P掺杂第二半导体区中的两个之间。 依据用于制造垂直半导体器件方法的实施例，所述方法包含:提供具有第一表面和η掺杂第一半导体层的半导体衬底；在所述第一表面上形成包含在所述η掺杂第一半导体层中定义第一区带的开口的硬掩膜；将第一最大能量的受主离子注入穿过所述硬掩膜进入所述第一区带；用反掩膜替代所述硬掩膜，所述反掩膜包含与所述硬掩膜的所述开口基本互补的开口。将与所述第一最大能量不同的第二最大能量的受主离子注入穿过所述反掩膜进入所述η掺杂第一半导体层的第二区带；并且实施至少一个温度阶梯以激活在所述第一区带和所述第二区带中的所述受主离子。 本领域技术人员通过阅读以下详细的描述，并且通过查看附图，将会意识到额外的特征和优势。 【附图说明】 图中的组件不必成比例，而是重点被放在其中图解的原理。 图1图解了依据实施例的穿过垂直半导体器件的半导体主体的截面。 图2图解了依据实施例的穿过垂直半导体器件的半导体主体的截面。 图3图解了依据实施例的穿过垂直半导体器件的半导体主体的截面。 图4Α图解了依据实施例的穿过垂直半导体器件的半导体主体的截面。 图4Β图解了依据实施例的在图4Α中图解的垂直半导体器件的一部分的透视视图。 图4C图解了依据实施例的垂直半导体器件的一部分的透视视图。 图5Α到图6C图解了依据实施例的在一种方法的方法步骤期间穿过半导体主体的垂直截面。 【具体实施方式】 在以下详细的描述中对附图做参考，附图形成了本文的一部分，并且通过图解的方式示出了可以实践本专利技术的特定实施例。在这点上，方向性的术语，诸如“顶”、“底”、“前”、“后”、“首”、“尾”等等参考正被描述的(一个或多个)图的定向而被使用。因为实施例的组件能够被定位在许多不同的定向上，方向性的术语为了图解的目的而被使用并且绝不是限制的。其它实施例可以被利用并且可以进行结构的或逻辑的更改而没有脱离本专利技术的范围。以下详细的描述，因此不是进行限制的意思，并且本专利技术的范围被所附权利要求书定义。 现在将对各个实施例做详细的参考，实施例的一个或多个示例在图中被图解。每个示例通过解释的方式被提供，并且不是想要作为本专利技术的限制。比如，作为一个实施例一部分图解的或描述的特征能够被使用在其它实施例上或联合其它实施例以产生进一步的实施例。意欲是本专利技术包含这样的修改和变动。示例使用特定的语言而被描述，这不应该被解释为限制所附权利要求书的范围。绘图没有被缩放，并且只为图解的目的。为了清楚，如果没有另外声明相同的元件或制造步骤在不同的绘图中通过相同的参考标记已被标示。 如在本说明书中使用的术语“水平的”意欲描述与半导体衬底或主体的第一表面或主表面基本平行的定向。这能够比如是晶圆或管芯的表面。 如在本说明书中使用的术语“垂直的”意欲描述与第一表面基本垂直布置的定向，即与半导体衬底或主体的第一表面法线方向平行。 在本说明书中，半导体主体的半导体衬底的第二表面被考虑成通过下表面或背侧表面而被形成，而第一表面被考虑成通过半导体衬底的上表面、前表面或主表面而被形成。如在本说明书中使用的术语“在...之上”和“在…之下”因此在考虑到这个定向的情况下描述结构特征对另一个结构特征的相对位置。 在本说明书中，η掺杂被称为第一导电类型而P掺杂被称为第二导电类型。可替代地，半导体器件能够用相反的掺杂关系而被形成，从而第一导电类型能够是P掺杂并且第二导电类型能够是η掺杂。此外，一些图通过紧挨掺杂类型指示或“+”图解了相对的掺杂浓度。比如“η_”表示掺杂浓度比“η”掺杂区的掺杂浓度更小而“η+”掺杂区具有比“η”掺杂区更大的掺杂浓度。然而，指示相对的掺杂浓度不表示相同的相对掺杂浓度的掺杂区必须具有相同的绝对掺杂浓度，除非另外声明。比如，两个不同的η+掺杂区能够具有不同的绝对掺杂浓度。同样适用于比如η+掺杂区和P+掺杂区。 本说明书中描述的特定的实施本文档来自技高网...

【技术保护点】
垂直半导体器件，包括：半导体主体，具有第一表面和与所述第一表面基本平行延伸的第二表面；第一金属化，布置在所述第一表面上；和第二金属化，布置在所述第二表面上；其中在与所述第一表面基本垂直的截面平面中，所述半导体主体包括：　　n掺杂第一半导体区，与所述第二金属化欧姆接触；　　多个p掺杂第二半导体区，与所述第一金属化欧姆接触，基本延伸到所述第一表面，彼此间隔开并且与所述第一半导体区形成分别的第一pn结；和　　多个p掺杂嵌入半导体区，彼此间隔开，与所述p掺杂第二半导体区间隔开，与所述第一表面并且与所述第二表面间隔开，并且与所述第一半导体区形成分别的第二pn结。

【技术特征摘要】
2013.08.29 US 14/013,1801.垂直半导体器件，包括: 半导体主体，具有第一表面和与所述第一表面基本平行延伸的第二表面； 第一金属化，布置在所述第一表面上；和 第二金属化，布置在所述第二表面上；其中在与所述第一表面基本垂直的截面平面中，所述半导体主体包括: η掺杂第一半导体区，与所述第二金属化欧姆接触； 多个P掺杂第二半导体区，与所述第一金属化欧姆接触，基本延伸到所述第一表面，彼此间隔开并且与所述第一半导体区形成分别的第一 Pn结；和 多个P掺杂嵌入半导体区，彼此间隔开，与所述P掺杂第二半导体区间隔开，与所述第一表面并且与所述第二表面间隔开，并且与所述第一半导体区形成分别的第二 ρη结。2.权利要求1的所述垂直半导体器件，其中至少一个电流路径在所述半导体主体中从所述第一金属化到所述第二金属化只穿过η掺杂半导体区延伸。3.权利要求1的所述垂直半导体器件，其中当从上看时所述P掺杂嵌入半导体区中的至少一个与所述第二半导体区中的两个部分地重叠。4.权利要求1的所述垂直半导体器件，其中所述P掺杂嵌入半导体区与所述第一金属化欧姆接触。5.权利要求1的所述垂直半导体器件，进一步包括布置在所述第一表面上的并且与所述第一半导体区欧姆接触的第三金属化。6.权利要求1的所述垂直半导体器件，其中当电压差被施加在所述第二金属化和所述第一金属化之间从而所述第二 ρη结被反向偏置时，空间电荷区至少延伸在相邻的第二 ρη结之间。7.权利要求1的所述垂直半导体器件，其中当电压差被施加在所述第二金属化和所述第一金属化之间从而所述第一 ρη结被反向偏置时，空间电荷区至少延伸在相邻的第一 ρη结之间。8.权利要求1的所述垂直半导体器件，其中相邻的第二ρη结在与所述第一表面基本平行延伸的方向中处于第二最小距离，以使得当非负电压差被施加在所述第二金属化和所述第一金属化之间时空间电荷区至少延伸在相邻的第二 ρη结之间。9.权利要求1的所述垂直半导体器件，其中相邻的第一ρη结在与所述第一表面基本平行延伸的方向中处于大于大约100 nm的第一最小距离，或其中相邻的第二 ρη结在与所述第一表面基本平行延伸的方向中处于大于大约100 nm的第二最小距离，或其中所述第一最小距离和所述第二最小距离两者都大于大约100 nm。10.权利要求1的所述垂直半导体器件,其中所述半导体主体由具有高于大约两个电子伏特的带隙的半导体材料组成。11.权利要求1的所述垂直半导体器件，其中所述η掺杂第一半导体区包括下列中的至少一个: η掺杂电流扩展部分，形成所述第一ρη结的至少一部分并且形成所述第二ρη结的至少一部分； η掺杂漂移部分，具有比所述电流扩展部分低的最大掺杂浓度，并且布置在所述电流扩展部分和所述第二金属化之间； η掺杂第一接触部分，具有比所述电流扩展部分高的最大掺杂浓度，布置在一对相邻的P掺杂第二半导体区之间，并且布置在所述电流扩展部分和所述第一金属化之间； η掺杂嵌入部分，完全地嵌入在所述电流扩展部分中，并且具有比所述电流扩展部分高的最大掺杂浓度；和 η掺杂第二接触部分，具有比所述漂移部分高的最大掺杂浓度，并且布置在所述漂移部分和所述第二金属化之间。12.η沟道半导体二极管,包括: 半导体主体，包括具有高于大约两个电子伏特的带隙的半导体材料，并且延伸在第一表面和与所述第一表面基本平行延伸的第二表面之间； 阳极金属化，布置在所述第一表面上；和 阴极金属化，布置在所述第二表面上；其中，在与所述第一表面基本垂直的截面平面中，所述半导体主体包括: η掺杂第一半导体区，与所述...

【专利技术属性】
技术研发人员：J康拉特，R西米尼克，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE