【技术实现步骤摘要】
具有3D沟道的半导体器件及其制造方法
本专利技术构思涉及具有三维(3D)沟道的半导体器件和制造具有3D沟道的半导体器 件的方法。
技术介绍
已经开发了多种技术来增加半导体器件的集成度。一种当前的技术是提供多栅晶 体管结构,在该多栅晶体管结构中由基板形成鳍形(或纳米线形)硅主体,并且在硅主体的 表面上形成多个栅极以在硅主体内限定3D沟道区。 3D沟道有利于规模的减小,至少部分是因为不必增加栅极长度(或沟道长度)来实 现具有相对足够电流控制能力的晶体管。此外,能够有效地抑制其中晶体管的沟道区的电 势受到漏极电压影响的短沟道效应(SCE)。
技术实现思路
根据本专利技术构思的一方面,提供一种半导体器件,该半导体器件包括:基板,具有 第一和第二沟槽以及在第一方向上纵向对准的第一、第二和第三鳍,其中第一沟槽在第一 鳍和第二鳍之间延伸,第二沟槽在第二鳍和第三鳍之间延伸。该半导体器件还包括场绝缘 材料的第一部分和场绝缘材料的第二部分,场绝缘材料的第一部分设置在插置在第一鳍和 第二鳍之间的第一沟槽中,场绝缘材料的第二部分设置在插置在第二鳍和第三鳍之间的第 二沟槽中,其中场绝缘材料的第二部分的上表面在第二沟槽中在第二鳍和第三鳍的最上表 面下面的水平处凹进。该半导体器件还包括:多个有源栅极,设置在第一鳍、第二鳍和第三 鳍上;第一虚设栅极,设置在场绝缘材料的第一部分的上表面上;以及第二虚设栅极,至少 部分地延伸到第二沟槽中至场绝缘材料的第二部分的上表面。 第一沟槽的深度可以小于第二沟槽的深度,第一沟槽在第一方向上的宽度可以小 于第二 ...
【技术保护点】
一种半导体器件,包括:基板,具有第一沟槽和第二沟槽以及在第一方向上纵向对准的第一鳍、第二鳍和第三鳍,其中所述第一沟槽在所述第一鳍和所述第二鳍之间延伸,所述第二沟槽在所述第二鳍和所述第三鳍之间延伸;场绝缘材料的第一部分和场绝缘材料的第二部分,所述场绝缘材料的第一部分设置在插置在所述第一鳍和所述第二鳍之间的所述第一沟槽中,所述场绝缘材料的第二部分设置在插置在所述第二鳍和所述第三鳍之间的所述第二沟槽中,其中所述场绝缘材料的第二部分的上表面在所述第二沟槽中在所述第二鳍和所述第三鳍的最上表面下面的水平处凹进;多个有源栅极,设置在所述第一鳍、所述第二鳍和所述第三鳍上;第一虚设栅极,设置在所述场绝缘材料的第一部分的上表面上;以及第二虚设栅极,至少部分地延伸到所述第二沟槽中至所述场绝缘材料的第二部分的所述上表面。
【技术特征摘要】
2013.08.22 KR 10-2013-00994021. 一种半导体器件,包括: 基板,具有第一沟槽和第二沟槽以及在第一方向上纵向对准的第一鳍、第二鳍和第三 鳍,其中所述第一沟槽在所述第一鳍和所述第二鳍之间延伸,所述第二沟槽在所述第二鳍 和所述第三鳍之间延伸; 场绝缘材料的第一部分和场绝缘材料的第二部分,所述场绝缘材料的第一部分设置 在插置在所述第一鳍和所述第二鳍之间的所述第一沟槽中,所述场绝缘材料的第二部分设 置在插置在所述第二鳍和所述第三鳍之间的所述第二沟槽中,其中所述场绝缘材料的第二 部分的上表面在所述第二沟槽中在所述第二鳍和所述第三鳍的最上表面下面的水平处凹 进; 多个有源栅极,设置在所述第一鳍、所述第二鳍和所述第三鳍上; 第一虚设栅极,设置在所述场绝缘材料的第一部分的上表面上;以及 第二虚设栅极,至少部分地延伸到所述第二沟槽中至所述场绝缘材料的第二部分的所 述上表面。2. 根据权利要求1所述的半导体器件,其中所述第一沟槽的深度小于所述第二沟槽的 深度。3. 根据权利要求2所述的半导体器件,其中所述第一沟槽在所述第一方向上的宽度小 于所述第二沟槽在所述第一方向上的宽度。4. 根据权利要求1所述的半导体器件,还包括跨过所述第二沟槽与所述第二虚设栅极 相对的第三虚设栅极,所述第三虚设栅极至少部分地延伸到所述第二沟槽中至所述场绝缘 材料的第二部分的所述上表面。5. 根据权利要求1所述的半导体器件,其中所述第二虚设栅极的第一部分在与所述第 二沟槽的边缘相邻的所述第二鳍的上表面上方延伸,所述第二虚设栅极的第二部分沿着所 述第二沟槽的侧壁延伸到所述场绝缘材料的第二部分的所述上表面。6. 根据权利要求5所述的半导体器件,其中所述第二虚设栅极包括其中限定空间的第 一金属层以及占据所述空间的第二金属层,以及 其中所述第二虚设栅极的所述第一部分和所述第二部分二者包括所述第一金属层和 所述第二金属层。7. 根据权利要求5所述的半导体器件,其中所述第二虚设栅极包括其中限定空间的第 一金属层和占据所述空间的第二金属层,以及 其中所述第二虚设栅极的仅所述第一部分包括所述第一金属层和所述第二金属层二 者,使得由所述第一金属层限定的所述空间完全在所述第二鳍的所述上表面的水平之上。8. 根据权利要求5所述的半导体器件,其中所述第二虚设栅极包括在所述第二鳍的所 述上表面上方的第一侧壁间隔物以及在所述第二沟槽内在所述场绝缘材料的第二部分的 所述上表面上方延伸的第二侧壁间隔物。9. 根据权利要求1所述的半导体器件,其中所述第二虚设栅极包括至少一个金属层, 所述至少一个金属层的全部位于所述场绝缘材料的第二部分的所述上表面上方。10. 根据权利要求9所述的半导体器件,其中所述第二虚设栅极包括其中限定空间的 第一金属层和占据所述空间的第二金属层,所述第一金属层和第二金属层二者的全部位于 所述场绝缘材料的第二部分的所述上表面上方。11. 根据权利要求1所述的半导体器件,还包括在相邻有源栅极之间、在所述第一虚设 栅极与一相邻有源栅极之间、以及在所述第二虚设栅极与另一相邻有源栅极之间的源极/ 漏极区。12. 根据权利要求11所述的半导体器件,其中所述源极/漏极区是压应力感生材料或 张应力感生材料的其中之一的外延区。13. -种半导体器件,包括: 基板,包括第一有源区和第二有源区,所述第一有源区包括第一沟槽,所述第一有源区 和所述第二有源区由插置在其间的第二沟槽划界; 在第一方向上纵向对准的第一鳍、第二鳍和第三鳍的多个平行的组,每个组的所述第 一鳍和所述第二鳍包含在所述...
【专利技术属性】
技术研发人员:洪秀宪,姜熙秀,金炫助,沈相必,郑熙暾,
申请(专利权)人:三星电子株式会社,
类型:发明
国别省市:韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。