本发明专利技术提供了一种施加了负电压浪涌时，具有能够防止他相的高侧驱动电路的误动作的置位用和复位用这两个电平移位电路的半导体装置和使用该半导体装置的功率转换装置。3相单芯片栅极驱动器IC等半导体装置(100)中，通过在非相对面(11)、(12)配置构成置位用和复位用这两个电平移位电路(6)、(7)的HVNMOS(28)，能够减少因负电压浪涌流入他相的HVNMOS(28)的漏极(26)的电子流量。此外，将从对手侧的相对面(9)到构成置位用和复位用这两个电平移位电路(6)、(7)的HVNMOS(28)的漏极(26)的各自的距离(K1)和(K2)设置为150μm以上，能够防止未施加负浪涌的他相的高侧驱动电路的误动作。
【技术实现步骤摘要】
【国外来华专利技术】半导体装置以及使用该半导体装置的功率转换装置
本专利技术涉及具有电平移位电路的高耐压IC等半导体装置以及使用该半导体装置的逆变器等功率转换装置。
技术介绍
图8是3相电动机Mo和驱动3相电动机Mo的3相逆变器的电路图。3相逆变器由功率模块和对其进行控制的高耐压IC构成。功率模块由开关元件Q1～Q6以及作为FWD(FreeWheelDiode：续流二极管)的功率半导体元件D1～D6构成，利用这些功率半导体元件，组成了3相全桥电路。所述高耐压IC是如图9所示的3相单芯片栅极驱动器IC500、600。3相逆变器由U相、V相、W相这三个半桥电路构成，每个半桥电路都由上臂功率半导体元件(Q1～Q3，D1～D3)和下臂功率半导体元件(Q4～Q6，D4～D6)构成。该上臂功率半导体元件(Q1～Q3，D1～D3)和下臂功率半导体元件(Q4～Q6，D4～D6)的连接点为半桥的中间点Z，与栅极驱动器IC的VS端子相连接。另外，上臂功率半导体元件(Q1～Q3，D1～D3)和3相逆变器的P端子相连，下臂功率半导体元件(Q4～Q6，D4～D6)和3相逆变器的N端子相连。各相的中间点Z与作为感性负载(L负载)的3相电动机Mo相连。功率半导体元件例如由作为主开关元件的IGBT(绝缘栅型双极晶体管)和回流二极管构成。P端子和N端子与3相逆变器的主电源Vcc相连。与功率半导体相连的布线上存在寄生电感Lo。在构成3相逆变器的功率半导体元件进行开关时，尤其是上臂功率半导体元件(例如，Q1)断开时，电流I经由D4从N端子流向中间点Z，并经由D2从中间点Z流向P端子。在电流I流过的这些路径上存在寄生电感Lo。尤其是，受到流经D4的电流I和该寄生电感Lo的影响，与该功率半导体元件(Q1)相连的3相单芯片栅极驱动器IC500、600的VS端子的电位相对于3相逆变器的N端子的电位(公共电位(＝GND电位))瞬态地向负侧振动。即，会向VS端子施加低于N端子电位的负电压浪涌。图9是现有的3相单芯片栅极驱动器IC500、600的要部配置图，该图的图(a)是U相、V相、W相的高侧驱动电路3、4、5以非平行方式配置时的图，该图的图(b)是U相、V相、W相的高侧驱动电路3、4、5以平行方式配置时的图。该3相单芯片栅极驱动器IC500、600中，例如，在p半导体基板上为了形成高侧驱动电路3、4、5而形成3个n阱区。该n阱区是通过离子注入磷等5族杂质，然后进行热扩散而形成。该图的图(a)的V相上配置的HVNMOS(High-voltagen-channelmetal-oxidesemiconductor：高耐压NMOS)28配置在与隔着相间区域而连接的W相相对的相对面10，该图的图(b)的W相上配置的HVNMOS28配置在与隔着相间区域而电连接的V相相对的相对面10b。3相单芯片栅极驱动器IC500中，构成V相置位/复位用电平移位电路6a、7a的HVNMOS28的n漏极区域26各自与W相的相对面10b的距离M相等。另外，3相单芯片栅极驱动器IC600中，构成W相置位/复位用电平移位电路6b、7b的HVNMOS28的n漏极区域26各自与V相的相对面10的距离M相等图10是图9(b)的3相单芯片栅极驱动器IC600的结构图，该图的图(a)是沿图9(b)的D-D’线截断后的要部剖视图，该图的图(b)是该图的图(a)的n漏极区域26附近的放大俯视图。图10中示出了电子50的流动。V相的高侧驱动电路4包括：形成在p半导体基板21的表面层的n阱区29；连接VS端子且形成在n阱区29的表面层的p阱区30；与VB端子相连的n区域31；将成为高耐压结终端区域46(HVJT)的n阱区22a。相间区域70中，在p半导体基板21的表面形成的p阱区60经由p基极区域23、36、37与接地电位的COM端子42相连。W相的HVNMOS28包括：将成为漂移区域的n阱区22b；在p基极区域23形成的n源极区域24。还包括：在n源极区域24和n阱区22b所夹的p基极区域23上隔着栅极绝缘膜形成的栅极端子43；在n阱区22b形成的n漏极区域26；与该n漏极区域26相连的漏极端子44。在图10中，V相的VS端子40输入负电压浪涌，形成V相的高侧驱动电路4的n阱区29下冲至负电压的情况下，从n阱区22a(相对面10)向p阱区60注入电子50。注入的电子50流入构成W相的电平移位电路6b的HVNMOS28的n漏极区域26。该电子50经由与漏极端子44相连的电平移位电阻45b向W相的高侧驱动电路5流去。电子50流入电平移位电阻45b，从而发生电压下降。因此，一旦流入n漏极区域26的电子50的流量变多，电压下降就变大，于是导致W相的高侧驱动电路5误动作。而对于形成所述V相高侧驱动电路4的高耐压结终端区域46的n阱区22a和形成W相高侧驱动电路5的高耐压结终端区域的n阱区22b，将它们隔着相间区域而彼此相对的pn结面称为相对面10(V相侧)、10b(W相侧)，将它们互不相对的pn结面称为非相对面11b(V相侧)、12b(W相侧)。专利文献1中，记载有如下方法：为防止输入到高耐压IC的负电压浪涌引起高侧驱动电路的误动作，在下落至负电压的VS端子和GND端子之间插入二极管，阻止负电压的下落。此外，专利文献2中记载有如下方法：与电平移位电路并联地设置与误动作检测电路相连的虚设电平移位电路。这些方法都是以1相(半桥)的栅极驱动器IC为对象而设置误动作防止功能的技术，是针对本相的对策，而不是针对他相的对策。作为输入了负电压浪涌时的高侧驱动电路的误动作防止措施，进一步说明前述专利文献1和专利文献2的内容。专利文献1中记载了，在半桥中，在公共接地节点COM(GND端子)和虚拟接地节点VS(VS端子)之间，利用公共的基板区域，在高耐压IC内部设置高耐压二极管。若虚拟接地电位节点VS成为负电位，则钳位用高耐压二极管成为正向偏置状态。向虚拟接地电位节点VS提供电流，能够将虚拟接地电位节点VS的电压电平钳位至电压电平GND-Vf，该电压电平GND-Vf比公共接地节点COM的接地电压低自己的顺向下降电压(Vf)，因此，能够吸收负电压浪涌，降低虚拟接地电位VS的下冲。专利文献2中记载了如下技术：在L负载的半桥中，误信号检测电路与电平移位电路并联连接，关于误信号检测电路，构成电平移位电路的HVNMOS为通常状态下固定截止的虚设开关元件，具有导通用(置位用)和截止用(复位用)的两个电平移位电路，两者结构相同。误信号检测电路输出误信号检测用电路的电压下降，作为表示电平移位电路中产生误信号的误信号产生信号SD，误信号产生信号SD经由非门输入误动作防止电路，误动作防止电路根据该误信号产生信号SD，进行规定的用来防止误动作的处理。此外，专利文献3中并没有明确记载3相单芯片栅极驱动器IC中构成用于放大电平的电平移位电路的HVNMOS被配置于他相的相对面还是被配置于非相对面(这里是正交面)。现有技术文献专利文献专利文献1：日本专利特开2010-263116号公报专利文献2：日本专利特开2005-176174号公报专利文献3：日本专利特开平9-55498号公报
技术实现思路
专利技术希望解决的问题图9和图10中所示的现有的3相单芯片驱动器IC500、60本文档来自技高网...
【技术保护点】
一种半导体装置，具备：多个第2导电型的第1阱区，所述多个第2导电型的第1阱区被第1导电型区域所包围，以相互分开的方式设置在半导体基板的表面层；以及第1导电型的第2阱区，所述第1导电型的第2阱区被设置成与多个所述第1阱区中的所有第1阱区相接，从而构成所述第1导电型区域，并被施加低电位，多个所述第1阱区具有：设置在所述第1阱区的表面层且低电位侧的电位高于所述低电位的高侧驱动电路；与所述高侧驱动电路的电源的高电位侧连接且设置在所述第1阱区的所述表面层的第2导电型的拾取区域；设置在所述第2阱区和所述拾取区域之间的所述第1阱区中的高耐压结终端结构；以及设置在所述高耐压结终端结构和所述第2阱区的一部分并发送用于驱动所述高侧驱动电路的信号的两个电平移位元件，所述半导体装置的特征在于，所述两个电平移位元件被配置于不与相邻的所述第1阱区相对的非相对面，所述第1阱区和所述第2阱区的pn接合面中与相邻的所述第1阱区相对的pn接合面开始直到所述两个电平移位元件的高电位区域为止的距离都在150μm以上。
【技术特征摘要】
【国外来华专利技术】2012.09.18 JP 2012-2038091.一种半导体装置，具备：多个第2导电型的第1阱区，所述多个第2导电型的第1阱区被第1导电型区域所包围，以相互分开的方式设置在半导体基板的表面层；以及第1导电型的第2阱区，所述第1导电型的第2阱区被设置成与多个所述第1阱区中的所有第1阱区相接，从而构成所述第1导电型区域，并被施加低电位，多个所述第1阱区具有：设置在所述第1阱区的表面层且低电位侧的电位高于所述低电位的高侧驱动电路；与所述高侧驱动电路的电源的高电位侧连接且设置在所述第1阱区的所述表面层的第2导电型的拾取区域；设置在所述第2阱区和所述拾取区域之间的所述第1阱区中的高耐压结终端结构；以及设置在所述高耐压结终端结构和所述第2阱区的一部分并发送用于驱动所述高侧驱动电路的信号的两个电平移位元件，所述半导体装置的特征在于，所述两个电平移位元件被配置于不与相邻的所述第1阱区相对的非相对面，所述第1阱区和所述第2阱区的pn接合面中与相邻的所述第1阱区相对的pn接合面开始直到所述两个电平移位元件的高电位区域为止的距离都在150μm以上。2.一种半导体装置，具备：多个第2导电型的第1阱区，所述多个第2导电型的第1阱区被第1导电型区域所包围，以相互分开的方式设置在半导体基板的表面层；以及第1导电型的第2阱区，所述第1导电型的第2阱区被设置成与多个所述第1阱区中的所有第1阱区相接，从而构成所述第1导电型区域，并被施加低电位，多个所述第1阱区具有：设置在所述第1阱区的表面层且低电位侧的电位高于所述低电位的高侧驱动电路；与所述高侧驱动电路的电源的高电位侧连接且设置在所述第...
【专利技术属性】
技术研发人员：山路将晴，片仓英明，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。