包括沟槽晶体管单元阵列的半导体器件及其制造方法技术

本发明专利技术的实施例公开了一种包括沟槽晶体管单元阵列的半导体器件及其制造方法。该半导体器件包括在硅半导体本体中的沟槽晶体管单元阵列，该硅半导体本体具有第一主表面以及与第一主表面相对的第二主表面。半导体本体的在第一主表面和第二主表面之间的主侧面具有沿着平行于第一和第二主表面的第一横向方向的第一长度。第一长度等于或者大于半导体本体的其它侧面的长度。沟槽晶体管单元阵列主要包括线性栅极沟槽部分。至少50％的线性栅极沟槽部分沿着第二横向方向或者垂直于第二横向方向延伸。第一和第二横向方向之间的角度在45°±15°范围内。

【技术实现步骤摘要】
包括沟槽晶体管单元阵列的半导体器件及其制造方法
本公开涉及半导体器件领域，并且特别地涉及一种包括沟槽晶体管单元阵列的半导体器件及其制造方法。
技术介绍
诸如功率半导体部件的半导体部件的发展的一个目的在于改进所谓的比导通电阻(specificon-resistance)，该比导通电阻为器件的导通电阻与面积的乘积(Ron×A)。当旨在减小比导通电阻时，必须结合由半导体工艺引起的器件可靠性的各个方面来考虑对于比导通电阻的单独贡献。因此，需要除了其它优点和特征之外还满足减小的比导通电阻以及可靠性的需求的半导体器件。
技术实现思路
根据实施例，一种半导体器件包括在硅半导体本体中的沟槽晶体管单元阵列，该硅半导体本体具有第一主表面以及与第一主表面相对的第二主表面。半导体本体的在第一主表面和第二主表面之间的主侧面具有沿着平行于第一和第二主表面的第一横向方向的第一长度。第一长度等于或者大于半导体本体的其它侧面的长度。沟槽晶体管单元阵列主要包括线性栅极沟槽部分，并且至少50％的线性栅极沟槽部分沿着第二横向方向或垂直于第二横向方向而延伸。第一和第二横向方向之间的角度在45°±15°的范围内。根据另一实施例，一种半导体器件包括在半导体本体中的沟槽晶体管单元阵列，该半导体本体具有第一主表面以及与第一主表面相对的第二主表面。半导体本体的在第一主表面和第二主表面之间的主侧面具有沿着平行于第一和第二主表面的第一横向方向的第一长度。第一长度等于或者大于半导体本体的其它侧面的长度。沟槽晶体管单元阵列主要包括线性栅极沟槽部分，并且至少50％的线性栅极沟槽部分沿着第二横向方向或者垂直于第二横向方向而延伸。第一和第二横向方向之间的角度在45°±15°的范围内。根据另一实施例，一种制造包括沟槽晶体管单元阵列的半导体器件的方法包括：在半导体晶片中将沟槽晶体管单元阵列的栅极沟槽的至少50％形成为沿着第二横向方向或垂直于第二横向方向延伸的线性栅极沟槽部分。方法进一步包括将半导体晶片划切为包括半导体器件的至少一个半导体芯片。划切包括沿着第一横向方向形成至少一个半导体芯片的主侧面。沿着第一方向的主侧面的长度等于或大于至少一个半导体芯片的其它侧面的长度。第一和第二横向方向之间的角度在45°±15°的范围内调整。本领域技术人员通过阅读以下详细说明并查看附图，将认识到额外的特征和优点。附图说明附图被包括以提供对本专利技术的进一步理解，并且被合并入本说明书中并且构成说明书的一部分。附图图示了本专利技术的实施例并且与说明书一起用于解释本专利技术的原理。本专利技术的其它实施例以及许多预期的优点将易于理解，因为通过引用以下详细描述它们将变得更好理解。附图的元件无需按照相对于彼此成比例。相同的附图标记表示对应的或者相似的部件。图1是包括沟槽晶体管单元阵列的沿着第二横向方向的平行栅极沟槽部分的半导体本体的示意性顶视图，该第二横向方向与沿半导体本体的主侧面的第一方向形成角度α。图2是包括晶体管单元阵列的沿着垂直于图1所示第二方向的方向的平行栅极沟槽部分的半导体本体的示意性顶视图。图3是包括晶体管单元阵列的沿着第二横向方向的平行栅极沟槽部分以及倒角器件的半导体本体焊盘的示意性顶视图，该倒角器件包括沿着第二横向方向延伸的边缘。图4是包括晶体管单元阵列的沿着第二横向方向的平行栅极沟槽部分、在半导体本体的对角相对的角部处的倒角器件焊盘、以及半导体本体的对角相对的倒角角部的半导体本体的示意性顶视图。图5示出了半导体本体的示意性顶视图，该半导体本体包括晶体管单元阵列的主要沿着第二横向方向的以及沿着垂直于第二横向方向的第三横向方向的平行栅极沟槽部分。图6图示了包括晶体管单元阵列的沿着第二横向方向的平行栅极沟槽部分、以及电子电路的半导体本体的示意性顶视图，该电子电路包括模拟电路和/或数字电路和/或混合信号电路。图7A图示了穿过图1至图6所示栅极沟槽的剖视图的一个示例。图7B图示了穿过图1至图6所示栅极沟槽的剖视图的另一示例。图8图示了根据实施例的平行栅极沟槽部分的长度的示意图。图9是制造半导体器件的方法的一个实施例的示意性流程图。具体实施方式在以下详细说明书中对附图进行引用，附图形成说明书的一部分并且在附图中以图示的方式示出了其中可以实践本专利技术的特定实施例。应该理解的是在不脱离本专利技术的范围的情况下可以利用其它实施例并且可以做出结构上或逻辑上的改变。例如，作为一个实施例的一部分图示的或描述的特征可以与其它实施例结合地使用以产生另外的实施例。本专利技术意在包括这些修改和改变。使用特定语言描述各个示例，该特定语言不应被解释为限制所附权利要求的范围。附图并未按照比例绘制，并且仅用于图示的目的。为了明晰，如果并未给出不同的说明，在不同附图中相同附图标记表示相同的元件或制造工艺。如在说明书中所使用的，术语“电耦合”并非意在意指元件必须直接地耦合在一起。替代地，可以在“电耦合”的元件之间提供插入元件。作为示例，没有、一部分或所有插入元件可以是可控的，以在“电耦合”的元件之间提供低欧姆连接，并且在另一时间提供非低欧姆连接。术语“电连接”意在描述在电连接在一起的元件之间的低欧姆电连接，例如经由金属和/或高掺杂半导体的连接。一些附图通过在掺杂类型旁标示“-”或“+”来指相对掺杂浓度。例如，“n－”意味着掺杂浓度小于“n”掺杂区域的掺杂浓度，而“n+”掺杂区域具有比“n”掺杂区域更大的掺杂浓度。相同的相对掺杂浓度的掺杂区域可以具有或者可以不具有相同的绝对掺杂浓度。例如，两个不同的n+掺杂区域可以具有不同的绝对掺杂浓度。这同样适用于例如n－掺杂和p+掺杂区域。在以下所描述实施例中，所示半导体区域的导电类型表示为n型或p型，更具体为n－型、n型、n+型、p－型、p型和p+型之一。在每一个所示实施例中，所示半导体区域的导电类型可以反之亦然。换言之，在对于下文所描述的任一个实施例的备选实施例中，所示的p型区域可以是n型的，并且所示的n型区域可以是p型的。诸如“第一”、“第二”等的术语用于描述各个结构、元件、区域、部分等，并且并非意在限定。相同的术语在说明书全文中涉及相同的元件。术语“具有”、“包含”、“包括”等是开放性的，并且术语指示存在所陈述的元件或特征，但是并非排除附加的元件或特征。冠词“一(a、an)”和“该(the)”意在包括复数以及单数，除非上下文明确给出不同的说明。图1是半导体器件100的示意性顶视图。根据实施例，半导体器件100是分立半导体器件，例如诸如功率晶体管的场效应晶体管(FET)。根据另一实施例，半导体器件100是包括FET以及附加的模拟电路和/或数字电路和/或混合信号电路的集成电路(IC)。半导体器件100包括在硅半导体本体105中的沟槽晶体管单元阵列。硅半导体本体105包括单晶半导体材料。根据实施例，硅半导体本体105包括晶体硅半导体衬底。在晶体硅半导体衬底上可以不布置可选的半导体层或者布置一个或多个可选的半导体层。可选的半导体层可以是生长或沉积在硅半导体衬底上的外延半导体层。硅半导体本体105包括第一主侧面107，该第一主侧面107在第一主表面(例如，半导体本体105的正面)与第二主表面(例如半导体本体105的背面)之间。图1的绘制平面平行于第一和第二主表面。第一主侧面107具有沿着平行于第一和第二主本文档来自技高网...

【技术保护点】
一种半导体器件，包括：在硅半导体本体中的沟槽晶体管单元阵列，所述硅半导体本体具有第一主表面和与所述第一主表面相对的第二主表面；所述半导体本体的在所述第一主表面与所述第二主表面之间的主侧面具有沿着平行于所述第一主表面和所述第二主表面的第一横向方向的第一长度，其中所述第一长度等于或者大于所述半导体本体的其它侧面的长度；并且其中所述沟槽晶体管单元阵列主要包括线性栅极沟槽部分，并且至少50％的所述线性栅极沟槽部分沿着第二横向方向或者垂直于所述第二横向方向而延伸，所述第一横向方向和所述第二横向方向之间的角度在45°±15°范围内。

【技术特征摘要】
2013.05.03 US 13/886,3051.一种半导体器件，包括：在硅半导体本体中的沟槽晶体管单元阵列，所述硅半导体本体具有第一主表面和与所述第一主表面相对的第二主表面；以及所述半导体本体的在所述第一主表面与所述第二主表面之间的主侧面具有沿着平行于所述第一主表面和所述第二主表面的第一横向方向的第一长度，其中所述第一长度等于或者大于所述半导体本体的其它侧面的长度，其中所述沟槽晶体管单元阵列主要包括线性栅极沟槽部分，并且至少50％的所述线性栅极沟槽部分沿着第二横向方向或者垂直于所述第二横向方向而延伸，所述第一横向方向和所述第二横向方向之间的角度在45°±15°范围内，其中所述半导体器件是分立的功率晶体管，所述功率晶体管具有至少0.5mm2的沟槽晶体管单元阵列的面积，其中所述半导体器件进一步包括接触焊盘，所述接触焊盘具有沿着所述第二横向方向延伸的边缘。2.根据权利要求1所述的半导体器件，其中所述半导体本体的厚度在20μm至120μm的范围内。3.根据权利要求1所述的半导体器件，其中所述角度为45°±1°。4.根据权利要求1所述的半导体器件，其中所述第一横向方向与所述硅半导体本体的{110}面平行。5.根据权利要求1所述的半导体器件，其中所述主侧面与所述硅半导体本体的{110}面平行或者重合。6.根据权利要求1所述的半导体器件，其中所述第二横向方向与所述硅半导体本体的{100}面平行。7.根据权利要求1所述的半导体器件，其中所述沟槽晶体管单元阵列的栅极沟槽的侧面与所述硅半导体本体的{110}面平行或者重合。8.根据权利要求1所述的半导体器件，其中所述线性栅极沟槽部分包括多个不同并且平行的栅极沟槽。9.根据权利要求8所述的半导体器件，其中所述平行的栅极沟槽是条带状的。10.根据权利要求8所述的半导体器件，其中所述平行的栅极沟槽的数目在500至10000范围内。11.根据权利要求8所述的半导体器件，其中所述平行的栅极沟槽的长度在从100μm至1mm范围内。12.根据权利要求1所述的半导体器件，其中至少50％的所述平行的栅极沟槽具有不同长度。13.根据权利要求1所述的半导体器件，其中至少80％的所述线性栅极沟槽部分沿着所述第二横向方向延伸。14.根据权利要求1所述的半导体器件，其中40％至50％的所述线性栅极沟槽部分沿着所述第二横向方向延伸，并且40％至50％的所述线性栅极沟槽部分垂直于所述第二横向方向延伸。15.根据权利要求1所述的半导体器件，其中所述硅半导体本体包括至少一个倒角角部。16.根据权利要求1所述的半导体器件，其中所述半导体器件是集成电路，所述集成电路包括功率晶体管电路块，所述功率晶体管电路块具有...

【专利技术属性】
技术研发人员：M·聪德尔，M·施内甘斯，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE