半导体结构及其形成方法技术

一种半导体结构及其形成方法，半导体结构，包括：P型衬底，所述P型衬底中具有N型掩埋隔离区；位于P型衬底上的P型外延层，所述P型外延层包括第一区域和第二区域，第一区域位于N型掩埋隔离区上方，第二区域环绕所述第一区域；位于P型外延层的第一区域中的LDMOS晶体管；覆盖所述P型外延层表面和LDMOS晶体管的介质层；位于介质层和P型外延层的第二区域中的环形导电插塞，环形导电插塞的底部与N型掩埋隔离区相接触；位于环形导电插塞侧壁表面的隔离层；位于P型外延层的第一区域上的介质层中的第一插塞和第二插塞，第一插塞与栅极结构相接触，第二插塞与源区或漏区相接触。本发明专利技术的半导体结构隔离效果好，器件尺寸较小。

【技术实现步骤摘要】

本专利技术涉及半导体制作领域，特别涉及一种半导体结构及其形成方法。
技术介绍
功率场效应管主要包括垂直双扩散场效应管VDMOS（Vertical Double-Diffused MOSFET）和横向双扩散场效应管LDMOS（Lateral Double-Diffused MOSFET）两种类型。其中，相较于垂直双扩散场效应管VDMOS，横向双扩散场效应管LDMOS具有诸多优点，例如，后者具有更好的热稳定性和频率稳定性、更高的增益和耐久性、更低的反馈电容和热阻，以及恒定的输入阻抗和更简单的偏流电路。现有技术中，一种常规的N型LDMOS晶体管结构如图1所示，包括：半导体衬底（图中未示出），位于半导体衬底中的P阱100；位于P阱100内的N型漂移区101；位于N型漂移区101中的浅沟槽隔离结构104，所述浅沟槽隔离结构104用于增长LDMOS晶体管导通的路径，以增大LDMOS晶体管的击穿电压；位于半导体衬底上的栅极105，所述栅极横跨所述P阱和N型漂移区101，并部分位于浅沟槽隔离结构104上；位于栅极105一侧的P阱内的源区102，和位于栅极105的另一侧的N型漂移区内的漏区103，源区102和漏区103的掺杂类型为N型。但是现有的LDMOS晶体管与其他器件的隔离性能较差、并且LDMOS晶体管与半导体衬底之间的隔离性能也较差。
技术实现思路
本专利技术解决的问题是提高LDMOS晶体管与衬底以及其他器件的隔离性能。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供P型衬底，所述P型衬底中形成有N型掩埋隔离区；在所述P型衬底上形成P型外延层，所述P型外延层包括第一区域和第二区域，第一区域位于N型掩埋隔离区上方，第二区域环绕所述第一区域；在所述P型外延层的第一区域形成LDMOS晶体管，所述LDMOS晶体管包括：位于P型外延层的第一区域内的N型漂移区；位于N型漂移区中的第一浅沟槽隔离结构；位于P型外延层的第一区域上的栅极结构，栅极结构覆盖P型外延层、第一浅沟槽隔离结构、P型外延层和第一浅沟槽隔离结构之间的N型漂移区；位于栅极结构的一侧的P型外延层内的源区；位于栅极结构的另一侧的N型漂移区内的漏区；形成覆盖所述P型外延层表面和LDMOS晶体管的介质层，介质层的表面高于LDMOS晶体管的栅极结构顶部表面；刻蚀P型外延层的第二区域上的介质层和P型外延层的第二区域，形成环形沟槽，环形沟槽环绕P型外延层的第一区域，且所述环形沟槽底部暴露出N型掩埋隔离区表面；在所述环形沟槽的两侧侧壁表面形成隔离层；刻蚀P型外延层的第一区域上的介质层，在介质层中形成暴露栅极结构顶部表面的第一通孔、以及暴露源区或漏区表面的第二通孔；在所述环形沟槽中填充满金属，形成环形导电插塞，环形导电插塞的底部与N型掩埋隔离区相接触，在第一通孔和第二通孔中填充满金属，形成第一插塞和第二插塞。可选的，所述隔离层厚度为500～3000埃。可选的，所述隔离层的材料为SiO2、SiN、SiON、SiCN、SiC中的一种或几种。可选的，所述金属的材料为W、Al、Cu、Ti、Ag、Au、Pt、Ni中的一种或几种。可选的，在第一通孔、第二通孔和环形沟槽中填充满金属之前，所述第一通孔和第二通孔的侧壁以及环形沟槽中隔离层表面形成扩散阻挡层。可选的，所述扩散阻挡层的材料为Ti、Ta、TiN、TaN中的一种或几种。可选的，所述环形沟槽的深度为3～6微米，环形沟槽的宽度为0.6～1.2微米。可选的，所述环形沟槽部分位于N型掩埋隔离区中。可选的，位于N型掩埋隔离区中的部分环形沟槽的深度为0.5～1微米。可选的，所述N型掩埋隔离区的形成工艺为离子注入，N型掩埋隔离区中N型杂质离子的浓度为1E18atom/cm3～2E21atom/cm3。可选的，所述P型外延层的第二区域还形成有第二浅沟槽隔离结构，所述环形沟槽贯穿第二浅沟槽隔离结构。。本专利技术还提供了一种半导体结构，包括：P型衬底，所述P型衬底中具有N型掩埋隔离区；位于P型衬底上的P型外延层，所述P型外延层包括第一区域和第二区域，第一区域位于N型掩埋隔离区上方，第二区域环绕所述第一区域；位于P型外延层的第一区域中的LDMOS晶体管，所述LDMOS晶体管包括：位于P型外延层的第一区域内的N型漂移区；位于N型漂移区中的第一浅沟槽隔离结构；位于P型外延层的第一区域上的栅极结构，栅极结构覆盖P型外延层、第一浅沟槽隔离结构、P型外延层和第一浅沟槽隔离结构之间的N型漂移区；位于栅极结构的一侧的P型外延层内的源区；位于栅极结构的另一侧的N型漂移区内的漏区；覆盖所述P型外延层表面和LDMOS晶体管的介质层，介质层的表面高于LDMOS晶体管的栅极结构顶部表面；位于P型外延层的第二区域上的介质层和P型外延层的第二区域中的环形导电插塞，环形导电插塞的底部与N型掩埋隔离区相接触；位于环形导电插塞侧壁表面的隔离层；位于P型外延层的第一区域上的介质层中的第一插塞和第二插塞，第一插塞与栅极结构相接触，第二插塞与源区或漏区相接触。可选的，所述隔离层厚度为500～3000埃，所述隔离层的材料为SiO2、SiN、SiON、SiCN、SiC中的一种或几种。可选的，所述环形导电插塞、第一插塞和第二插塞的材料为金属，所述金属为W、Al、Cu、Ti、Ag、Au、Pt、Ni中的一种或几种。可选的，所述第一插塞和第二插塞与介质层之间、以及环形导电插塞和隔离层之间还具有扩散阻挡层。可选的，所述扩散阻挡层的材料为Ti、Ta、TiN、TaN中的一种或几种。可选的，所述环形导电插塞部分位于N型掩埋隔离区中。可选的，位于N型掩埋隔离区中的部分环形导电插塞的深度为0.5～1微米可选的，N型掩埋隔离区中N型杂质离子的浓度为1E18atom/cm3～1E22atom/cm3。可选的，所述P型外延层的第二区域还具有第二浅沟槽隔离结构，所述环形导电插塞贯穿所述第二浅沟槽隔离结构。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术的半导体结构，具有隔离层和环形导电插塞、N型掩埋隔离区构成的隔离结构，隔离层实现第一区域中形成的LDMOS晶体管与第一区域外的半导体器件的横向隔离，环形导电插塞与N型掩埋隔离区相接触，通过环形导电插塞向N型掩埋隔离区施加正电压，使得N型掩埋隔离区和P型衬底之间的PN结反偏，实现LDMOS晶体管与P型衬底之间的纵向隔离，通过横向隔离和纵向隔离提高本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：提供P型衬底，所述P型衬底中形成有N型掩埋隔离区；在所述P型衬底上形成P型外延层，所述P型外延层包括第一区域和第二区域，第一区域位于N型掩埋隔离区上方，第二区域环绕所述第一区域；在所述P型外延层的第一区域形成LDMOS晶体管，所述LDMOS晶体管包括：位于P型外延层的第一区域内的N型漂移区；位于N型漂移区中的第一浅沟槽隔离结构；位于P型外延层的第一区域上的栅极结构，栅极结构覆盖P型外延层、第一浅沟槽隔离结构、P型外延层和第一浅沟槽隔离结构之间的N型漂移区；位于栅极结构的一侧的P型外延层内的源区；位于栅极结构的另一侧的N型漂移区内的漏区；形成覆盖所述P型外延层表面和LDMOS晶体管的介质层，介质层的表面高于LDMOS晶体管的栅极结构顶部表面；刻蚀P型外延层的第二区域上的介质层和P型外延层的第二区域，形成环形沟槽，环形沟槽环绕P型外延层的第一区域，且所述环形沟槽底部暴露出N型掩埋隔离区表面；在所述环形沟槽的两侧侧壁表面形成隔离层；刻蚀P型外延层的第一区域上的介质层，在介质层中形成暴露栅极结构顶部表面的第一通孔、以及暴露源区或漏区表面的第二通孔；在所述环形沟槽中填充满金属，形成环形导电插塞，环形导电插塞的底部与N型掩埋隔离区相接触，在第一通孔和第二通孔中填充满金属，形成第一插塞和第二插塞。...

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供P型衬底，所述P型衬底中形成有N型掩埋隔离区；
在所述P型衬底上形成P型外延层，所述P型外延层包括第一区域和第二
区域，第一区域位于N型掩埋隔离区上方，第二区域环绕所述第一区域；
在所述P型外延层的第一区域形成LDMOS晶体管，所述LDMOS晶体管
包括：位于P型外延层的第一区域内的N型漂移区；位于N型漂移区中的第
一浅沟槽隔离结构；位于P型外延层的第一区域上的栅极结构，栅极结构覆
盖P型外延层、第一浅沟槽隔离结构、P型外延层和第一浅沟槽隔离结构之间
的N型漂移区；位于栅极结构的一侧的P型外延层内的源区；位于栅极结构
的另一侧的N型漂移区内的漏区；
形成覆盖所述P型外延层表面和LDMOS晶体管的介质层，介质层的表面
高于LDMOS晶体管的栅极结构顶部表面；
刻蚀P型外延层的第二区域上的介质层和P型外延层的第二区域，形成环
形沟槽，环形沟槽环绕P型外延层的第一区域，且所述环形沟槽底部暴露出N
型掩埋隔离区表面；
在所述环形沟槽的两侧侧壁表面形成隔离层；
刻蚀P型外延层的第一区域上的介质层，在介质层中形成暴露栅极结构顶
部表面的第一通孔、以及暴露源区或漏区表面的第二通孔；
在所述环形沟槽中填充满金属，形成环形导电插塞，环形导电插塞的底部
与N型掩埋隔离区相接触，在第一通孔和第二通孔中填充满金属，形成第一
插塞和第二插塞。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述隔离层厚
度为500～3000埃。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述隔离层的
材料为SiO2、SiN、SiON、SiCN、SiC中的一种或几种。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述金属的材

\t料为W、Al、Cu、Ti、Ag、Au、Pt、Ni中的一种或几种。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，在第一通孔、
第二通孔和环形沟槽中填充满金属之前，在所述第一通孔和第二通孔的侧
壁以及环形沟槽中隔离层表面形成扩散阻挡层。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述扩散阻挡
层的材料为Ti、Ta、TiN、TaN中的一种或几种。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述环形沟槽
的深度为3～6微米，环形沟槽的宽度为0.6～1.2微米。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述环形沟槽
部分位于N型掩埋隔离区中。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，位于N型掩埋
隔离区中的部分环形沟槽的深度为0.5～1微米。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述N型掩埋
隔离区的形成工艺为离子注入，N型掩埋隔离区...

【专利技术属性】
技术研发人员：洪中山，蒲贤勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31