改善STI边缘外延层的性能的方法及对应的半导体结构技术

本发明专利技术提供一种改善STI边缘外延层的性能的方法及对应的半导体结构，所述方法包括：提供半导体衬底；在所述半导体衬底上依次形成衬垫氧化层和衬垫氮化层；对所述衬垫氧化层和衬垫氮化层进行刻蚀，形成开口；沿所述开口对半导体衬底进行刻蚀工艺，形成沟槽，所述沟槽的朝向栅极结构的一侧的倾斜角度大于70度；在所述沟槽中填充介质材料，形成STI结构；在所述半导体衬底上形成栅极结构；进行刻蚀工艺，去除STI结构与栅极结构之间的半导体衬底，形成外延开口，位于沟槽侧壁的半导体衬底被保留；沟槽侧壁的半导体衬底和外延开口底部的半导体衬底为基础，进行外延工艺，形成外延层。本发明专利技术改善了STI边缘外延层的性能。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及一种改善STI边缘外延层的性能的方法及对应的半导体结构。
技术介绍
随着超大规模集成电路技术的迅速发展，MOSFET器件的尺寸在不断减小，通常包括MOSFET器件沟道长度的减小，栅氧化层厚度的减薄等以获得更快的器件速度。但是随着超大规模集成电路技术发展至超深亚微米级时，特别是90纳米及以下技术节点时，减小沟道长度会带来一系列问题，为了控制短沟道效应，会在沟道中掺以较高浓度的杂质，这会降低载流子的迁移率，从而导致器件性能下降，单纯的器件尺寸减小很难满足大规模集成电路技术的发展。因此，应力工程的广泛研究用来提高载流子的迁移率，从而达到更快的器件速度，并满足摩尔定律的规律。上世纪80年代到90年代，学术界就已经开始基于硅基衬底实现异质结构研究，直到本世纪初才实现商业应用。其中有两种代表性的应力应用，一种是由IBM提出的双轴应力技术(Biaxial Technique)；另一种是由Intel提出的单轴应力技术(Uniaxial Technique)，即SMT(Stress Memorization Technology)对NMOSFET的沟道施加张应力提高电子的迁移率，选择性(或嵌入)外延生长锗硅SiGe对PMOSFET沟道施加压应力提高空穴的迁移率，从而提高器件的性能。目前，对于锗硅外延生长工艺的研究主要集中于如何提高锗硅(SiGe)中锗的浓度，锗的浓度越高，晶格失配越大，产生的应力越大，对载流子迁移率的提高越显著；另外，锗硅的形状，从U-型发展到Σ-型，Σ-型的锗硅更加接近多晶硅的边缘，即靠近器件沟道，应力越直接作用于器件沟道的载流子，对器件性能的提升明显。以上所有的研究开发都是基于硅衬底，也就是说，硅衬底提供锗硅生长的种子，锗硅沿着硅的晶格进行外延生长，但是，半导体工艺中，器件之间通过浅沟槽隔离结构(STI结构)实现电学隔离，STI结构中使用二氧化硅进行填充，因此在STI结构与有源区边缘，SiGe外延工艺会受到STI结构的影响，STI结构不能够提供足够的硅“种子”，就会出现STI结构的边缘的外延SiGe生长低落甚至缺失。因此，需要改善STI边缘外延层的性能。
技术实现思路
本专利技术解决的问题提供一种改善STI边缘外延层的性能的方法及对应的半导体结构，改善了STI边缘外延层的性能。为解决上述问题，本专利技术提供一种改善STI边缘外延层的性能的方法，包括：提供半导体衬底；在所述半导体衬底上依次形成衬垫氧化层和衬垫氮化层；对所述衬垫氧化层和衬垫氮化层进行刻蚀，形成开口；沿所述开口对半导体衬底进行刻蚀工艺，形成沟槽，所述沟槽具有朝向栅极结构的一侧，所述沟槽的朝向栅极结构的一侧的倾斜角度大于70度；在所述沟槽中填充介质材料，形成STI结构；在所述STI结构之间的半导体衬底上形成栅极结构；进行刻蚀工艺，去除STI结构与栅极结构之间的半导体衬底，形成外延开口，位于沟槽侧壁的半导体衬底被保留；以沟槽侧壁的半导体衬底和外延开口底部的半导体衬底为基础，进行外延工艺，形成外延层。可选地，所述倾斜角度小于85度。可选地，所述沟槽刻蚀工艺利用干法刻蚀工艺进行。可选地，所述沟槽刻蚀工艺为等离子体刻蚀工艺，所述等离子体刻蚀工艺的气体包括：HBr、O2、He、Cl2和NF3，所述等离子体刻蚀的刻蚀时间范围为5-200秒。可选地，所述半导体衬底的材质为硅，所述外延层的材质为锗硅。可选地，所述衬垫氧化层的材质为氧化硅，所述衬垫氮化层的材质为氮化硅，所述介质材料为氧化硅。可选地，所述衬垫氧化层的厚度为10-90埃，所述衬垫氮化层的厚度为500-900埃。可选地，包括：半导体衬底，所述半导体衬底上形成有栅极结构；沟槽，位于栅极结构两侧的半导体衬底中，所述沟槽的朝向栅极结构的一侧的倾斜角度大于70度；介质材料，填充于所述沟槽中，所述介质材料与沟槽构成STI结构；外延开口，位于STI结构与栅极结构之间的半导体衬底中，所述外延开口与位于沟槽侧壁之间具有半导体衬底；外延层，设置于所述外延开口中。可选地，所述倾斜角度小于85度。可选地，所述半导体衬底的材质为硅，所述外延层的材质为锗硅。与现有技术相比，本专利技术具有以下优点：本专利技术通过改善STI结构的沟槽的倾斜角度，使得该沟槽的倾斜角度较大，可以利用STI结构表面的衬垫氧化层对沟槽两侧的半导体衬底进行保护，使得STI结构的沟槽两侧存留半导体衬底，该存留的半导体衬底可以作为后续外延工艺的“种子”，改善了外延层的生长能力，从而能够在STI结构两侧形成性能良好的外延层。附图说明图1是现有技术的SiGe外延工艺的半导体器件的结构示意图。图2-图3是本专利技术一个实施例的半导体结构的制作方法剖面结构示意图。具体实施方式现有技术在STI边缘外延层的性能需要改善。请参考图1所示的现有技术的SiGe外延工艺的半导体器件的结构示意图。半导体衬底10中形成有STI结构11，相邻的STI结构11之间的半导体衬底10的表面形成有栅氧化层13、位于栅氧化层13上方的多晶硅栅极14、位于多晶硅栅极14两侧的侧墙15、位于栅极结构与STI结构之间的外延层12，所述外延层12利用外延工艺制作。所述半导体衬底10的材质为硅，外延层12的材质为锗硅。以半导体衬底10为基础，进行外延工艺形成外延层12。由于外延层12利用外延工艺实现，外延工艺需要以硅为基础，因此位于STI结构11中填充的是二氧化硅，因此STI结构11无法满足外延工艺需要，在STI结构边缘附近的区域，会造成STI结构11的边缘外延层生长低落甚至缺失，因此现有的STI边缘的外延层的性能也受到影响。现有技术的STI结构的沟槽的倾斜角度(所述倾斜角度为沟槽的侧壁与沿垂直于半导体衬底表面的方向的夹角)，所述倾斜角度通常小于5度，并且所述倾斜角度通常是刻蚀工艺自然形成，现有技术中本领域技术人员并不去专门控制该倾斜角度的大小以改善STI结构两侧的外延层的质量。而本专利技术的发明人发现，改善STI结构的沟槽的倾斜角度，使得该沟槽的倾斜角度较大，可以利用STI结构表面的衬垫氧化层对STI沟槽两侧的半导体衬底进行保护，使得STI结构的沟槽两侧存留半导体衬底，该存留的半导体衬底可以作为后续外延工艺的“种子”，从而能够在STI结构两侧形成性能良好的外延层。为了解决上述问题，本专利技术提供一种改善STI边缘本文档来自技高网...

【技术保护点】
一种改善STI边缘外延层的性能的方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上依次形成衬垫氧化层和衬垫氮化层；对所述衬垫氧化层和衬垫氮化层进行刻蚀，形成开口；沿所述开口对半导体衬底进行刻蚀工艺，形成沟槽，所述沟槽具有朝向栅极结构的一侧，所述沟槽的朝向栅极结构的一侧的倾斜角度大于70度；在所述沟槽中填充介质材料，形成STI结构；在所述STI结构之间的半导体衬底上形成栅极结构；进行刻蚀工艺，去除STI结构与栅极结构之间的半导体衬底，形成外延开口，位于沟槽侧壁的半导体衬底被保留；以沟槽侧壁的半导体衬底和外延开口底部的半导体衬底为基础，进行外延工艺，形成外延层。

【技术特征摘要】
1.一种改善STI边缘外延层的性能的方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上依次形成衬垫氧化层和衬垫氮化层；
对所述衬垫氧化层和衬垫氮化层进行刻蚀，形成开口；
沿所述开口对半导体衬底进行刻蚀工艺，形成沟槽，所述沟槽具有朝向栅
极结构的一侧，所述沟槽的朝向栅极结构的一侧的倾斜角度大于70度；
在所述沟槽中填充介质材料，形成STI结构；
在所述STI结构之间的半导体衬底上形成栅极结构；
进行刻蚀工艺，去除STI结构与栅极结构之间的半导体衬底，形成外延开
口，位于沟槽侧壁的半导体衬底被保留；
以沟槽侧壁的半导体衬底和外延开口底部的半导体衬底为基础，进行外延
工艺，形成外延层。
2.如权利要求1所述的改善STI边缘外延层的性能的方法，其特征在于，所
述倾斜角度小于85度。
3.如权利要求1所述的改善STI边缘外延层的性能的方法，其特征在于，
所述沟槽刻蚀工艺利用干法刻蚀工艺进行。
4.如权利要求3所述的改善STI边缘外延层的性能的方法，其特征在于，所
述沟槽刻蚀工艺为等离子体刻蚀工艺，所述等离子体刻蚀工艺的气体包括：
HBr、O2、He、Cl2和NF3，所述等离子体刻蚀的刻蚀时间范围为5-...

【专利技术属性】
技术研发人员：周建华，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31