一种半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件及其制造方法，所述制造方法包括：提供形成有具有多个用于形成浅沟槽隔离结构的沟槽图案的硬掩膜层的半导体衬底；以硬掩膜层为掩膜，蚀刻半导体衬底以形成沟槽；在沟槽的侧壁和底部形成衬里氧化层；沉积抗反射介电层，覆盖硬掩膜层和衬里氧化层；沉积第一隔离材料层，覆盖抗反射介电层的同时部分填充沟槽；回蚀刻第一隔离材料层，露出抗反射介电层的位于沟槽之外的部分；沉积第二隔离材料层，完全填充沟槽；执行研磨直至露出硬掩膜层时终止，并去除硬掩膜层。根据本发明专利技术形成的浅沟槽隔离结构顶部与半导体衬底之间不存在氧化物和硅材料的界面，可以避免实施阱区注入时形成的遮蔽浅沟槽隔离结构的光刻胶层发生层离现象。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，具体而言涉及一种形成浅沟槽隔离(STI)结构的方法以及具有该浅沟槽隔离结构的半导体器件。
技术介绍
在半导体制造工艺中，所形成的浅沟槽隔离结构的性能对于最后形成的半导体器件的电学性能而言至关重要。 现有的形成浅沟槽隔离结构的工艺通常包括以下步骤:首先，在半导体衬底上形成具有用于形成浅沟槽隔离结构的沟槽图案的硬掩膜层；接着，以硬掩膜层为掩膜，蚀刻半导体衬底，以形成沟槽；然后，在沟槽中填充氧化物(通常为HARP);接下来，执行化学机械研磨以露出硬掩膜层；最后，去除硬掩膜层，再次执行化学机械研磨以使形成的浅沟槽隔离结构的的顶部与半导体衬底的表面平齐。 形成浅沟槽隔离结构之后，在半导体衬底上形成图案化的光刻胶层作为后续实施阱区注入的掩膜。如图1所示，形成在半导体衬底100上的具有阱区图案的光刻胶层102完全遮蔽浅沟槽隔离结构101，仅露出需要实施阱区注入部分的半导体衬底100。浅沟槽隔离结构101的材料通常为HARP，半导体衬底100的材料通常为含硅的材料，当对形成在半导体衬底100上的光刻胶层102实施图案化工艺中的曝光处理时，位本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有具有多个用于形成浅沟槽隔离结构的沟槽的图案的硬掩膜层；以所述硬掩膜层为掩膜，蚀刻所述半导体衬底以形成所述沟槽；在所述沟槽的侧壁和底部形成衬里氧化层；沉积抗反射介电层，以覆盖所述硬掩膜层和所述衬里氧化层；沉积第一隔离材料层，覆盖所述抗反射介电层的同时部分填充所述沟槽，其中，所述第一隔离材料层的位于所述沟槽底部的部分的厚度小于所述沟槽的深度；回蚀刻所述第一隔离材料层，以露出所述抗反射介电层的位于所述沟槽之外的部分；沉积第二隔离材料层，覆盖所述抗反射介电层的位于所述沟槽之外的部分以及经过所述回蚀刻的第一隔离材料层的同时完全填充所...

【技术特征摘要】
1.一种半导体器件的制造方法，包括: 提供半导体衬底，在所述半导体衬底上形成有具有多个用于形成浅沟槽隔离结构的沟槽的图案的硬掩膜层； 以所述硬掩膜层为掩膜，蚀刻所述半导体衬底以形成所述沟槽； 在所述沟槽的侧壁和底部形成衬里氧化层； 沉积抗反射介电层，以覆盖所述硬掩膜层和所述衬里氧化层； 沉积第一隔离材料层，覆盖所述抗反射介电层的同时部分填充所述沟槽，其中，所述第一隔离材料层的位于所述沟槽底部的部分的厚度小于所述沟槽的深度； 回蚀刻所述第一隔离材料层，以露出所述抗反射介电层的位于所述沟槽之外的部分；沉积第二隔离材料层，覆盖所述抗反射介电层的位于所述沟槽之外的部分以及经过所述回蚀刻的第一隔离材料层的同时完全填充所述沟槽； 执行化学机械研磨直至露出所述硬掩膜层，并去除所述硬掩膜层。2.根据权利要求1所述的方法，其特征在于，采用热氧化工艺对所述沟槽的侧壁和底部进行氧化以形成所述衬里氧化层。3.根据权利要求1所述的方法，其特征在于，采用选择性沉积工艺在所述沟槽的侧壁和底部沉积所述衬里氧化层。4.根据权利要求1所述的方法，其特征在于，所述抗反射介电层的材料为S1C或者S1N，所述第一隔离材料层和所述第二隔离材料层的材料为HARP。5.根据权利要求1所述的方法，其特征在于，所述抗反射介电层的厚度为20-300埃。6.根据权利要求1所述的方法，其特征在于，所述第一隔离...

【专利技术属性】
技术研发人员：韩秋华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31