一种制作半导体器件的方法技术

本发明专利技术公开了一种制作半导体器件的方法，包括下列步骤，提供半导体衬底；在所述半导体衬底上形成第一超低k层间介电层和金属互连结构；刻蚀去除部分的所述第一超低k层间介电层，以使所述金属互连结构的顶部高于所述第一超低k层间介电层；在所述金属互连结构和所述第一超低k层间介电层上依次形成垫覆盖层和纳米颗粒薄膜层；去除部分的所述纳米颗粒薄膜层，以露出所述金属互连结构上方的所述垫覆盖层；在所述垫覆盖层和所述纳米颗粒薄膜层上形成第二超低k层间介电层；采用紫外线固化处理所述第二超低k层间介电层。根据本发明专利技术的制造工艺在金属互连结构上形成具有双应力的垫覆盖层，以避免在采用紫外线固化处理超低k介质层时产生较弱的电介质垫覆盖层接触面以及引起超低k层间介电层的力学失效，同时也避免了在界面处的铜传输和原子空洞的问题。

【技术实现步骤摘要】
一种制作半导体器件的方法
本专利技术涉及半导体制造工艺，尤其涉及一种制作半导体器件的方法。
技术介绍
随着半导体制造技术越来越精密，集成电路也发生着重大的变革，集成在同一芯片上的元器件数量已从最初的几十、几百个增加到现在的数以百万个。为了达到复杂度和电路密度的要求，半导体集成电路芯片的制作工艺利用批量处理技术，在衬底上形成各种类型的复杂器件，并将其互相连接以具有完整的电子功能，目前大多采用在导线之间以超低k层间介电层作为隔离各金属内连线的介电材料，互连结构用于提供在IC芯片上的器件和整个封装之间的布线。在该技术中，在半导体衬底表面首先形成例如场效应晶体管（FET）的器件，然后在BEOL（集成电路制造后段制程）中形成互连结构。正如摩尔定律所预测的，半导体衬底尺寸的不断缩小，以及为了提高器件的性能在半导体衬底上形成了更多的晶体管，采用互连结构来连接晶体管是必然的选择。然而相对于元器件的微型化和集成度的增加，电路中导体连线数目不断的增多，使得导体连线架构中的电阻及电容所产生的寄生效应，造成了严重的传输延迟（RCDelay），为了减少RC延迟，采用超低k介电材料作为介电层。然而，超低k（ULK，ultralow-K）介电材料的空隙不断的增大，以及工艺集成过程中可能造成薄膜损伤。超低k介电材料的材料密度和k值随着材料的孔隙率的增加而降低。当孔隙率增加时，发生孔合并的几率会增加，此外，孔的连通增加了大孔的形成几率，反过来会在铜阻挡层等比例微缩时损害台阶覆盖。最终，孔的连通还会为气体污染物、湿气、湿法清洗化学品、化学机械平坦化（CMP）浆料和用于阻挡层淀积的原子层淀积（ALD）前驱体提供扩散通道，因此需要采用紫外线辐射（UVradiation）对其加以控制。在现有技术中，当采用紫外线固化处理超低k介电材料时，紫外辐射会通过超低k介电材料辐射到超低k介电材料层下方的垫覆盖层，同时紫外辐射导致该垫覆盖层的极性从压应力改变为拉应力。这将导致较弱的垫覆盖层的接触面以及引起超低k层间介电层的力学失效（mechanicalfailure）。同时，不断缩小的半导体器件的尺寸，以及在半导体衬底上由金属铜和超低k层间介电层构成的互连结构所产生的器件的可靠性问题和复杂的制作工艺已成为目前研究的重点。在半导体互连结构中电迁移（EM，electromigration）是重要的金属失效机理。在金属铜层和超低k层间介电层的界面处的电迁移失效能够引起超大规模集成电路的可靠性问题。在互连结构中的铜金属层上沉积拉应力垫覆盖层可以产生抗电迁移效应以避免金属失效，同时还可以解决在金属铜层/超低k层间介电层的界面处铜原子传输和铜原子空洞的问题。因此，随着半导体工艺水平的不断提高，双应力衬垫（DSL，DualStressLiner）技术得到了广泛的应用。采用双应力衬垫技术在互连结构上形成双应力垫覆盖层，在互连结构的超低k层间介电层上形成压应力垫覆盖层（compressivestressliner），在互连结构的铜金属层上形成拉应力垫覆盖层（tensilestressliner），可以为器件提供更好的附着性、较低的有效电容和抗电迁移，以提高器件的可靠性和良品率。因此，提出了一种在集成电路制造后段制程中在金属互连结构上形成双应力电介质垫覆盖层的方法，以提高器件的可靠性和良品率。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了解决现有技术中存在的问题，本专利技术提出了一种制作半导体器件的方法，包括下列步骤，提供半导体衬底；在所述半导体衬底上形成第一超低k层间介电层和金属互连结构；刻蚀去除部分的所述第一超低k层间介电层，以使所述金属互连结构的顶部高于所述第一超低k层间介电层；在所述金属互连结构和所述第一超低k层间介电层上依次形成垫覆盖层和纳米颗粒薄膜层；去除部分的所述纳米颗粒薄膜层，以露出所述金属互连结构上方的所述垫覆盖层；在所述垫覆盖层和所述纳米颗粒薄膜层上形成第二超低k层间介电层；采用紫外线固化处理所述第二超低k层间介电层。优选地，刻蚀所述第一超低k层间介电层的方法为反应离子刻蚀。优选地，形成所述纳米颗粒薄膜层的方法包括旋涂含有所述纳米颗粒的溶液和采用溶液祛除工艺除去所述溶液中的溶剂。优选地，所述纳米颗粒薄膜层中的纳米颗粒为金属氧化物颗粒。优选地，所述金属氧化物为氧化锌或者氧化钛。优选地，所述溶剂为醇溶液。优选地，所述醇溶液为甲醇、乙醇、丙醇或者高级醇。优选地，刻蚀所述纳米颗粒薄膜层的方法为反应离子刻蚀。优选地，经所述紫外线固化处理之后的所述金属互连结构上方的垫覆盖层具有拉应力。优选地，所述垫覆盖层为具有压应力的氮化碳化硅。综上所示，根据本专利技术的制造工艺在金属互连结构上形成双应力电介质垫覆盖层，以避免在采用紫外线固化处理超低k介质层时产生较弱的电介质垫覆盖层接触面以及引起超低k层间介电层的力学失效，同时也避免了在界面处的铜传输和原子空洞的问题。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。在附图中，图1A-1F为根据本专利技术一个实施方式制作互连结构的相关步骤所获得的器件的剖视图；图2为根据本专利技术另一个实施方式制作互连结构的工艺流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底了解本专利技术，将在下列的描述中提出详细的步骤，以便说明本专利技术提出了一种在互连结构上形成双应力垫覆盖层的方法，以提高在集成电路制造后段制程中的电迁移率。显然本专利技术的较佳实施例详细的描述如下，然而去除这些详细描述外，本专利技术还可以具有其他实施方式。为了提高在集成电路制造后段制程中的电迁移率，本专利技术提出了一种在互连结构上形成双应力垫覆盖层的方法。参照图1A至图1F，示出根据本专利技术一个方面的实施例的相关步骤的剖视图。如图1A所示，提供半导体衬底100，半导体半导体衬底100可包括任何半导体材料，此半导体材料可包括但不限于：Si、SiC、SiGe、SiGeC、Ge合金、GeAs、InAs、InP，以及其它Ⅲ-Ⅴ或Ⅱ-Ⅵ族化合物半导体。半导体衬底100包括各种隔离结构，例如浅沟槽绝缘。半导体衬底100还可以包括有机半导体或者如Si/SiGe、绝缘体上硅（SOI）、或者绝缘体上SiGe（SGOI）的分层半导体。在半导体衬底100上沉积形成刻蚀停止层101，其材料为含碳的氮化硅（NDC），制备的方法可选用化学气相沉积（CVD）。作为一个实例，在进行化学气相沉积时，功率为200～400W，加热使腔体内的温度至300～400℃，腔体内的压力为2～5Torr，采用的三甲基硅烷（3MS）或者四甲基硅烷（4MS）的气体流量为100～200立方厘米/分钟（sccm），He的气体流量为350～450立方厘米/分钟（sccm），NH3气体流量为300～本文档来自技高网...

【技术保护点】
一种制作半导体器件的方法，包括：提供半导体衬底；在所述半导体衬底上形成第一超低k层间介电层和金属互连结构；刻蚀去除部分的所述第一超低k层间介电层，以使所述金属互连结构的顶部高于所述第一超低k层间介电层；在所述金属互连结构和所述第一超低k层间介电层上依次形成垫覆盖层和纳米颗粒薄膜层；去除部分的所述纳米颗粒薄膜层，以露出所述金属互连结构上方的所述垫覆盖层；在所述垫覆盖层和所述纳米颗粒薄膜层上形成第二超低k层间介电层；采用紫外线固化处理所述第二超低k层间介电层。

【技术特征摘要】
1.一种制作半导体器件的方法，包括：提供半导体衬底；在所述半导体衬底上形成第一超低k层间介电层和金属互连结构；刻蚀去除部分的所述第一超低k层间介电层，以使所述金属互连结构的顶部高于所述第一超低k层间介电层；在所述金属互连结构和所述第一超低k层间介电层上依次形成垫覆盖层和纳米颗粒薄膜层；去除部分的所述纳米颗粒薄膜层，以露出所述金属互连结构上方的所述垫覆盖层；在所述垫覆盖层和所述纳米颗粒薄膜层上形成第二超低k层间介电层；采用紫外线固化处理所述第二超低k层间介电层。2.如权利要求1所述的方法，其特征在于，刻蚀所述第一超低k层间介电层的方法为反应离子刻蚀。3.如权利要求1所述的方法，其特征在于，形成所述纳米颗粒薄膜层的方法包括旋涂含有...

【专利技术属性】
技术研发人员：邓浩，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31