一种制作半导体器件的方法技术

本发明专利技术公开了一种制作半导体器件的方法，包括：提供具有第一区域和第二区域的半导体衬底，所述第一区域包括第一虚拟栅极，所述第二区域包括第二虚拟栅极；在所述半导体衬底上形成层间介质层，执行平坦化工艺处理所述层间介质层，以露出所述第一虚拟栅极和第二虚拟栅极的顶部；在所述第二区域上形成覆盖层；刻蚀去除所述第一虚拟栅极以形成第一沟槽，在所述第一沟槽中形成第一金属栅极；采用氧等离子体处理所述第一金属栅极。根据本发明专利技术的制造工艺可以有效地避免在制作具有高k电介质/金属栅极的半导体器件时产生的金属层化学损伤。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了，包括：提供具有第一区域和第二区域的半导体衬底，所述第一区域包括第一虚拟栅极，所述第二区域包括第二虚拟栅极；在所述半导体衬底上形成层间介质层，执行平坦化工艺处理所述层间介质层，以露出所述第一虚拟栅极和第二虚拟栅极的顶部；在所述第二区域上形成覆盖层；刻蚀去除所述第一虚拟栅极以形成第一沟槽，在所述第一沟槽中形成第一金属栅极；采用氧等离子体处理所述第一金属栅极。根据本专利技术的制造工艺可以有效地避免在制作具有高k电介质/金属栅极的半导体器件时产生的金属层化学损伤。【专利说明】
本专利技术涉及半导体制造工艺，尤其涉及一种制作具有高k电介质/金属栅极(HK/MG)的半导体器件的方法。
技术介绍
随着微电子技术的迅速发展，微电子技术的核心一互补金属氧化物半导体(CMOS)技术已经成为现代电子产品的支撑技术。在半导体制造工艺中，可以使用各种材料作为互补金属氧化物半导体器件的栅电极和栅极电介质，传统的互补金属氧化物半导体器件通常由氮氧化硅(S1N)作为栅极介质层，采用掺杂的多晶硅作为栅电极材料。但是，随着集成电路制造工艺的不断进步，芯片集成度的不断提高，技术节点的降低，在尺寸改变的趋势中，先进的互补金属氧化物半导体器件越来越多的采用金属栅极材料代替传统的多晶硅材料，高k电介质代替氧化层材料，即采用高k电介质/金属栅极(HK/MG)结构代替栅氧化层/虚拟多晶硅栅极结构，以避免由虚拟多晶硅栅极引起的多晶硅耗尽效应、掺杂硼原子扩散和较高的栅极漏电流等问题。 目前常见的高k电介质/金属栅极的制造方法包括栅极在后(gate-last)工艺以及栅极在前(gate-first)工艺。如图1所示，为根据现有技术采用栅极在后工艺制造具有高k电介质/金属栅极的半导体器件的方法100，在步骤101中，提供一半导体衬底，在半导体衬底上形成NMOS区域和PMOS区域。在NMOS区域中形成高k电介质和第一虚拟栅极，并且在高k电介质/第一虚拟栅极的两侧形成栅极间隙壁结构，接着进行各种离子注入形成源极/漏极区域。在PMOS区域中形成高k电介质和第二虚拟栅极，并且在高k电介质/第二虚拟栅极的两侧形成栅极间隙壁结构，接着进行各种离子注入形成源极/漏极区域。在第一虚拟栅极和第二虚拟栅极的顶面以及源极和漏极的表面形成金属硅化物。在半导体衬底及虚拟栅极上形成层间介质层(ILD0)。对半导体进行第一次化学机械研磨(CMP)，以去除多余的层间介质，直到虚拟栅极顶面上的金属硅化物露出则停止第一次CMP，进行刻蚀工艺以去除虚拟栅极顶面上的金属硅化物层，使多晶硅层暴露出来。在步骤102中，进行图案化工艺以覆盖住PMOS区域。在步骤103中，刻蚀去除NMOS区域中的第一虚拟栅极，在第一虚拟栅极原有位置形成沟槽结构，通常采用干法刻蚀或者湿法刻蚀进行NMOS区域的虚拟栅极的去除。在步骤104中，在层间介质层表面、所述沟槽结构的侧壁和底部表面沉积NMOS的金属栅极层，例如沉积铝金属层；进行第二次CMP，去除多余的金属层，使得层间介质层露出则停止第二次CMP。在步骤105中，刻蚀去除PMOS区域的第二虚拟栅极，在PMOS虚拟栅极原有位置形成沟槽结构。在步骤106中，在层间介质层表面、所述沟槽结构的侧壁和底部表面沉积PMOS的金属栅极层，进行第三次CMP，去除多余的金属层，使得层间介质层露出则停止第三次CMP。 然而，根据现有技术制作具有高k电介质/金属栅极结构的互补金属氧化物半导体器件的工艺中，刻蚀去除虚拟栅极的工艺是后续形成高k电介质/金属栅极结构的关键步骤，因为，在分步刻蚀去除NMOS区域和PMOS区域的虚拟栅极的工艺过程中，由于先在NOMS区域形成的铝金属层暴露在半导体器件的外部，接着在后续刻蚀去除PMOS区域的虚拟栅极时，刻蚀工艺会导致NMOS区域中高k电介质/金属栅极结构中的铝金属层的化学损伤，并且在铝金属层中产生孔洞(void)。 因此，目前急需一种制作具有高k电介质/金属栅极的半导体器件结构的方法，以解决在刻蚀去除PMOS区域的虚拟栅极时，对NMOS区域中高k电介质/金属栅极结构中的铝金属层的化学损伤。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。 为了解决现有技术中存在的问题，本专利技术提出了，包括:提供具有第一区域和第二区域的半导体衬底，所述第一区域包括第一虚拟栅极，所述第二区域包括第二虚拟栅极；在所述半导体衬底上形成层间介质层，执行平坦化工艺处理所述层间介质层，以露出所述第一虚拟栅极和第二虚拟栅极的顶部；在所述第二区域上形成覆盖层；去除所述第一虚拟栅极以形成第一沟槽，在所述第一沟槽中形成第一金属栅极；采用氧等离子体处理所述第一金属栅极。 优选地，所述第一金属栅极包括功函数金属层和金属电极层。 优选地，其特征在于，所述第一区域为PMOS区域，所述第二区域为NMOS区域。 优选地，其特征在于，所述第一区域为NMOS区域，所述第二区域为PMOS区域。 优选地，所述氧等离子处理采用的气体为氧气或臭氧或含氧成分的气体或含氧的混合气体。 优选地，在所述氧等离子处理中，等离子体处理的功率为200w?2000w，温度为40°C?500°C，反应室内的压强为5mT?2T，等离子体处理的时间为1s?60s。 优选地，还包括在采用氧等离子体处理所述第一金属栅极之后去除所述第二虚拟栅极以形成第二沟槽的步骤。 优选地，在所述第二沟槽中形成第二金属栅极。 优选地，去除所述虚拟栅极的方法为干法刻蚀或者湿法刻蚀或者部分干法部分湿法刻蚀。 综上所示，根据本专利技术的制造工艺可以有效避免在制作具有高k电介质/金属栅极的半导体器件时产生的铝金属层的化学损伤 【专利附图】【附图说明】 本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。在附图中， 图1为根据现有技术制造具有高k电介质/金属栅极的半导体器件的工艺流程图； 图2A-图2G为根据本专利技术制作具有高k电介质层和金属栅极的半导体器件的相关步骤所获得的器件的剖视图； 图3为根据本专利技术一个实施方式制作具有高k电介质层和金属栅极的半导体器件的工艺流程图。 【具体实施方式】 在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。 为了彻底了解本专利技术，将在下列的描述中提出详细的步骤，以便说明本专利技术中的制作具有高k电介质层和金属栅极的互补金属氧化物半导体器件的方法是如何有效避免铝金属层的化学损伤的问题。显然本专利技术的较佳实施例详细的描述如下，然而去除这些详细描述外，本专利技术还可以具有其他实施方式。 为了避免铝金属层的化学损伤的问题，本专利技术提出了一种如何来形成具有高k电介质层和金属栅极的互补金属氧化物半导体器件的方法。参照图2本文档来自技高网...

【技术保护点】
一种制作半导体器件的方法，包括：提供具有第一区域和第二区域的半导体衬底，所述第一区域包括第一虚拟栅极，所述第二区域包括第二虚拟栅极；在所述半导体衬底上形成层间介质层，执行平坦化工艺处理所述层间介质层，以露出所述第一虚拟栅极和第二虚拟栅极的顶部；在所述第二区域上形成覆盖层；去除所述第一虚拟栅极以形成第一沟槽，在所述第一沟槽中形成第一金属栅极；采用氧等离子体处理所述第一金属栅极。

【技术特征摘要】

【专利技术属性】
技术研发人员：李凤莲，倪景华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31