半导体器件制造方法技术

本发明专利技术公开了一种半导体器件制造方法，包括：在衬底上形成栅极堆叠；在衬底中进行掺杂形成源漏区；在源漏区上形成应力衬层；执行退火，激活源漏区中的掺杂剂，并同时提高应力衬层的致密性。依照本发明专利技术的半导体器件制造方法，在形成双应力衬层之后再进行退火以激活源漏区内掺杂剂，降低了NMOS区上张应力氮化硅衬层在dHF下刻蚀速率，避免了栅极两侧凹槽出现，提高了器件性能以及可靠性。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种，包括：在衬底上形成栅极堆叠；在衬底中进行掺杂形成源漏区；在源漏区上形成应力衬层；执行退火，激活源漏区中的掺杂剂，并同时提高应力衬层的致密性。依照本专利技术的，在形成双应力衬层之后再进行退火以激活源漏区内掺杂剂，降低了NMOS区上张应力氮化硅衬层在dHF下刻蚀速率，避免了栅极两侧凹槽出现，提高了器件性能以及可靠性。【专利说明】
本专利技术涉及一种，特别是涉及一种应用于CMOS后栅工艺的 双应变应力层的集成方法。
技术介绍
在90nm节点后，各种新技术逐渐被采用以提高器件的性能。其中之一是应 力技术，在源漏区中和/或上形成氮化硅或者类金刚石无定形碳（DLC)材质的应力衬 层（liner)，用于提高沟道区载流子迁移率从而提高器件的驱动性能。另一方面，后栅 (gate-last)制程中高K金属栅（HK/MG)工艺逐渐被应用用来解决随着器件不断的减小而 带来的挑战，例如减小器件尺寸同时还能有效控制阈值电压。 目前，双应力衬层技术（dual stress liner, DSL)技术由于与常规工艺兼容性高 且成本较低从而被各大厂商采用。该技术通常是在衬底中形成了 NM0S与PM0S之后，利用 掩模来选择性在NM0S或者PM0S上沉积第一应力层，通过控制PECVD、磁控溅射等沉积工艺 的参数来使得例如氮化硅的第一应力层具有预期的应力类型以及大小，例如〇. 5?2GPa的 张应力。然后再次利用掩模在另一器件也即PM0S或者NM0S上形成第二应力层，同样通过 控制工艺参数使得第二应力层具有不同的应力类型和/或大小，例如1?4GPa的压应力。 然而，在常规工艺中DSL与后栅HK/MG集成会存在问题。如表1所示，常规张应力 氮化硅在dHF中的腐蚀速率比较快，远大于热氧以及TE0S(以TE0S为原料而CVD制备的氧 化硅基材料，以下简称TE0S)、压应力氮化硅的腐蚀速率，所以在去除假栅(特别是氧化硅的 假栅介质层）时张应力氮化硅(通常位于NM0S区域）会受到明显的腐蚀，在栅极的两侧出现 凹槽，这样在后续的HKMG填充时这个凹槽也将被填充进去，这将导致器件的集成电容增加 以及存在短路的风险，降低了器件的性能以及可靠性。 表 1 【权利要求】1. 一种，包括： 在衬底上形成栅极堆叠； 在衬底中进行掺杂形成源漏区； 在源漏区上形成应力衬层； 执行退火，激活源漏区中的掺杂剂，并同时提高应力衬层的致密性。2. 如权利要求1的，其中，形成源漏区的步骤进一步包括： 以栅极堆叠为掩模，对衬底进行轻掺杂离子注入形成轻掺杂源漏（LDD)区和/或晕状 (halo)源漏掺杂区； 在栅极堆叠两侧衬底上形成栅极侧墙； 在栅极侧墙两侧衬底中形成重掺杂源漏区。3. 如权利要求2的，其中，形成重掺杂源漏区的步骤进一步包括： 以栅极侧墙为掩模，对衬底进行重掺杂离子注入形成重掺杂源漏区；或者 以栅极侧墙为掩模，刻蚀衬底形成源漏沟槽，并在源漏沟槽中外延形成应力源漏区，夕卜 延形成应力源漏区的同时进行原位掺杂形成重掺杂源漏区。4. 如权利要求3的，其中，应力源漏区材质包括SiGe、Si : C、Si :H、 SiSn、GeSn、SiGe: C及其组合，并且具有朝向沟道区突出的部分以增强沟道区应力。5. 如权利要求2的，其中，栅极侧墙包括氮化硅、氧化硅、非晶碳、 DLC及其组合。6. 如权利要求1的，其中，栅极堆叠为假栅极堆叠，并且执行退火 之后进一步包括步骤： 在应力衬层上形成层间介质层； 平坦化层间介质层直至暴露假栅极堆叠； 去除假栅极堆叠，在层间介质层中留下栅极沟槽； 在栅极沟槽中填充高k材料的栅极介质层和金属材料的栅极导电层。7. 如权利要求6的，其中，填充栅极沟槽之后进一步包括： 刻蚀层间介质层形成暴露源漏区的源漏接触孔； 在源漏接触孔中源漏区上形成金属硅化物； 在金属硅化物上填充接触金属层形成接触塞。8. 如权利要求1的，其中，应力衬层包括位于NM0S上的张应力衬 层以及位于PM0S上的压应力衬层。9. 如权利要求1的，其中，应力衬层的材质包括氮化硅、DLC及其 组合。10. 如权利要求1的，其中，退火温度为500?1200摄氏度，退火 时间为lms?lOmin。【文档编号】H01L21/8238GK104143534SQ201310173339【公开日】2014年11月12日 申请日期:2013年5月10日 优先权日:2013年5月10日 【专利技术者】秦长亮, 洪培真, 尹海洲, 殷华湘, 李俊峰, 赵超 申请人:中国科学院微电子研究所本文档来自技高网...

【技术保护点】
一种半导体器件制造方法，包括：在衬底上形成栅极堆叠；在衬底中进行掺杂形成源漏区；在源漏区上形成应力衬层；执行退火，激活源漏区中的掺杂剂，并同时提高应力衬层的致密性。

【技术特征摘要】

【专利技术属性】
技术研发人员：秦长亮，洪培真，尹海洲，殷华湘，李俊峰，赵超，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11