当前位置: 首页 > 专利查询>英特尔公司专利>正文

环绕式沟槽接触部结构和制作方法技术

技术编号:10654327 阅读:223 留言:0更新日期:2014-11-19 16:08
描述了一种环绕式源极/漏极沟槽接触部结构。多个半导体鳍状物从半导体衬底伸出。将沟道区设置到一对源极区/漏极区之间的每一鳍状物内。外延半导体层在所述源极区/漏极区之上覆盖每一鳍状物的顶表面和侧壁表面,从而在相邻鳍状物之间界定了高高宽比缝隙。将一对源极/漏极沟槽接触部电耦合至所述外延半导体层。所述源极/漏极沟槽接触部包括共形金属层和填充金属。所述共形金属层与所述外延半导体层共形。所述填充金属包括插塞和阻挡层,其中,所述插塞填充形成于所述鳍状物和所述共形金属层之上的接触沟槽,所述阻挡层充当所述插塞的衬,从而避免所述共形金属层材料和插塞材料的相互扩散。

【技术实现步骤摘要】
【国外来华专利技术】环绕式沟槽接触部结构和制作方法
本专利技术总体上涉及半导体器件的制造。具体而言,本专利技术的实施例涉及基于鳍状物的晶体管器件,其具有改善器件性能的环绕式源极/漏极接触部。
技术介绍
平面晶体管的限制具有受约束的努力来在降低器件尺寸的同时提高集成电路的性能。近来开发的基于鳍状物的晶体管能够借助环绕式双栅极和环绕式三栅极实现更加密集的器件部件封装和更大的电流控制。多个鳍状物的使用能够实现对器件规格的进一步剪裁以及性能的提高。但是,多鳍状物器件的源极/漏极接触部通常形成于鳍状物的顶部边缘之上,其可能由于鳍状物顶端处的电流拥堵而带来高电阻。附图说明图1A示出了根据本专利技术的实施例的具有环绕式接触部的半导体器件的截面图。图1B示出了根据本专利技术的实施例的具有环绕式接触部的半导体器件的三维透视图。图2A-2E示出了根据本专利技术的实施例的用于形成多鳍状物半导体器件的过程的三维透视图。图2F-2H示出了根据本专利技术的实施例的用于在多鳍状物半导体器件的源极区/漏极区上形成环绕式接触部的过程的截面图。图3示出了根据本专利技术的实施例的计算装置。具体实施方式描述了一种用于与多鳍状物晶体管结合使用的本文档来自技高网...
环绕式沟槽接触部结构和制作方法

【技术保护点】
一种器件,包括:具有多个半导体鳍状物的衬底,其中,每一半导体鳍状物具有设置于一对源极区/漏极区之间的沟道区;在相邻半导体鳍状物之间的缝隙,其中,所述缝隙具有高的高宽比;以及电耦合至所述半导体鳍状物的源极/漏极接触部,其中,所述源极/漏极接触部完全填充每一缝隙。

【技术特征摘要】
【国外来华专利技术】1.一种器件,包括:具有多个半导体鳍状物的衬底,其中,每一半导体鳍状物具有与隔离区横向相邻的基部以及在所述基部和所述隔离区之上延伸的鳍状物部分,并且其中,所述鳍状物部分具有设置于一对半导体源极区/漏极区之间的沟道区;位于所述多个半导体鳍状物上方的层间电介质层,所述层间电介质层具有使每一个所述半导体鳍状物的所述半导体源极区/漏极区中的一个露出并且使所述导体鳍状物之间的所述隔离区的一部分露出的沟槽;在相邻半导体鳍状物之间的缝隙,其中,所述缝隙延伸到由所述沟槽露出的所述隔离区的所述部分;以及位于所述沟槽中且电耦合至每一个所述半导体鳍状物的所述半导体源极区/漏极区中的所述一个的源极/漏极接触部,其中,所述源极/漏极接触部包括:位于所述沟槽中以及每一个所述半导体鳍状物的所述半导体源极区/漏极区中的所述一个上且位于延伸到相邻的半导体鳍状物之间的所述隔离区的所述缝隙中的接触金属,所述接触金属还具有沿着所述沟槽的侧壁的部分;以及位于所述沟槽中的所述接触金属上以及位于所述接触金属沿着所述沟槽的所述侧壁的所述部分之间且与其横向相邻的填充金属,所述填充金属的底表面位于所述多个半导体鳍状物的顶表面之上。2.根据权利要求1所述的器件,其中,每一半导体鳍状物包括处于所述源极区/漏极区内的外延半导体层。3.根据权利要求1所述的器件,其中,所述接触金属完全填充每一缝隙。4.根据权利要求1所述的器件,其中,所述接触金属选自由钛、铪、锆、钽、铝及其导电合金、碳化物、硅化物和锗化物构成的组。5.根据权利要求1所述的器件,其中,所述接触金属选自由钌、钯、铂、钴、镍、导电金属氧化物和导电金属氮化物构成的组。6.根据权利要求1所述的器件,其中,所述填充金属包括插塞金属和阻挡层。7.根据权利要求6所述的器件,其中,所述插塞金属选自由钨、铜、铝、钴、镍、铂、银和金构成的组。8.根据权利要求6所述的器件,其中,所述阻挡层选自由氮化钛、钽、氮化钨和氮化钽构成的组。9.根据权利要求1所述的器件,其中,所述半导体鳍状物具有10-100nm的高度。10.根据权利要求1所述的器件,其中,所述半导体鳍状物具有5-30nm的宽度。11.根据权利要求2所述的器件,其中,所述外延半导体层具有小于25nm的厚度。12.根据权利要求1所述的器件,其中,所述半导体鳍状物被间隔开25-100nm。13.根据权利要求1所述的器件,其中,相邻外延半导体层之间的所述缝隙的高宽比为2或更大。14.一种p型晶体管,其包括:多个半导体鳍状物,其中,每一半导体鳍状物具有与隔离区横向相邻的基部以及在所述基部和所述隔离区之上延伸的鳍状物部分,并且其中,所述鳍状物部分具有设置于一对p型半导体源极区/漏极区之间的n型沟道区;位于所述多个半导体鳍状物上方的层间电介质层,所述层间电介质层具有使每一个所述半导体鳍状物的所述p型半导体源极区/漏...

【专利技术属性】
技术研发人员:J·施泰格瓦尔德T·加尼O·戈隆茨卡
申请(专利权)人:英特尔公司
类型:发明
国别省市:美国;US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1