用于高压MOSFET的处理方法和结构技术

一种用于高压MOSFET的处理方法和结构，提供了一种设置在半导体衬底中的半导体功率器件，该半导体功率器件包括多个沟槽，每个沟槽都有一个沟槽终点，终点侧壁垂直于沟槽轴向，从顶面开始垂直向下延伸到沟槽底面。该半导体功率器件还包括一个设置在沟槽底面下方的沟槽底部掺杂区，以及一个沿终点侧壁设置的侧壁掺杂区，其中侧壁掺杂区沿沟槽的垂直侧壁向下垂直延伸，以触及沟槽底部掺杂区，拾取沟槽底部掺杂区到半导体衬底的顶面。

【技术实现步骤摘要】

 本专利技术主要关于半导体功率器件的结构和制备工艺。更确切的说，本专利技术是关于改良型高压（HV）金属氧化物半导体场效应晶体管（MOSFET）简化制备工艺和结构性配置。
技术介绍
制备高压（HV）MOSFET器件的传统技术，由于存在各种取舍，进一步提高器件性能的话，仍然面临许多困难和局限。在垂直半导体功率器件中，性能属性之一的漏源电阻（即导通状态电阻，常用RdsA表示，即Rds×有源区面积）与功率器件可承受的击穿电压之间存在取舍关系。为解决这些性能取舍所带来的困难与局限，我们已研究了多种器件结构。为此还专门研发了特殊P-合成（PCOM）结构。确切地说，带有PCOM结构的高压（HV）MOSFET器件包括包围着屏蔽沟槽侧壁的P-型掺杂区，以便在半导体衬底顶面上的P-型本体区和屏蔽沟槽下方的P-型掺杂区之间形成连接。为了在沟槽侧壁周围形成侧壁掺杂区，传统方法采用带有注入开口的附加的注入掩膜，在屏蔽沟槽所选位置处的沟槽侧壁上进行注入工艺。另外，为确保掺杂离子注入到沟槽侧壁的底部，必须注入高能量的掺杂离子。需要使用附加掩膜以及高能掺杂离子工艺，都增加了制备成本。此外，沟槽侧壁底部的高能注入以及扩散工艺，通常不易于控制掺杂区的形成。这些制备工艺的不确定性导致器件性能剧烈变化，不便于精确控制制备质量。图1A表示传统工艺中所用的注入掩膜100的俯视图，图1B和1C表示沿图1A的线1-1’和2-2’，利用传统的工艺制备高压（HV）MOSFET器件结构的两个剖面图。如图1A所示，注入开口11位于沟槽12所选区域上。为了制备能够承受高功率操作的MOSFET器件，要形成PCOM（P-合成）结构。在该PCOM MOSFET结构中，通过注入开口11，在P-型本体区13下方的那部分区域16中，形成专用的掺杂区，从而如图1C所示，将P-型本体区和沟槽12下方的P-型掺杂区15连接起来。同时，在其他区域中，通过注入掩膜100，防止在本体区下方注入形成掺杂区。图1A所示的注入掩膜防止通过1-1’周围区域中的沟槽侧壁，注入掺杂物。图1B表示一种没有掺杂区包围着沟槽侧壁的结构，连接沟槽底部下方的本体区和掺杂区。如图1A至1C所示的传统制备工艺需要额外的注入掩膜。另外，需要高能注入P-型掺杂物，例如在Mev区中的P-型掺杂注入物，如图1C所示，在沟槽侧壁周围的本体区下方形成掺杂区。额外掩膜和高能注入的要求，增加了制备成本。因此，对于本领域的技术人员来说，必须改善功率器件的制备方法，尤其是带有PCOM结构的器件，才能解决上述技术局限。本专利技术的目的在于提出新型、改良的制备方法和器件结构，使之不再需要额外的注入掩膜和高能注入，从而克服上述困难与局限。
技术实现思路
 因此，本专利技术的一个方面在于，提出了一种新型、改良的制备方法，无需额外的注入掩膜和高能掺杂注入，就能实现沟槽侧壁P-型掺杂区的注入，从而降低制备成本，并解决上述局限与困难。确切地说，本专利技术的一方面在于，注入工艺利用了沟槽终点处侧壁的特殊结构，垂直于沟槽纵向的侧壁裸露出来，打开空间作为沟槽的一部分。由于无需穿透半导体衬底，仅通过沟槽的开口空间，就能发射掺杂离子，因此，通过该终点沟槽，可以进行P-型掺杂区注入， 无需使用高能掺杂离子，就能触及形成在沟槽底部的底部P-型掺杂区。连接形成在半导体衬底顶面上的P-型本体区和沟槽底部P-型掺杂区的PCOM掺杂区，仅仅形成在沟槽终点的侧壁处。与传统方法相比，无需高能掺杂注入，节省了成本。本专利技术的另一方面在于，在沟槽终点，沿沟槽侧壁上方沟槽的轴向，通过开口空间，进行侧壁掺杂注入，可以较好地控制注入工艺。更精确地控制器件性能参数，并且减少高能掺杂注入穿透衬底所带来的不确定性导致的制备工艺变化。在一个较佳实施例中，本专利技术提出了一种设置在半导体衬底中的半导体功率器件。该半导体功率器件包括多个屏蔽沟槽，形成在半导体衬底的顶部，每个屏蔽沟槽都有一个沟槽终点，终点侧壁垂直于沟槽的纵向方向，并且从顶面开始垂直向下延伸到沟槽底面。该半导体功率器件还包括一个沟槽底部P-型掺杂区，设置在沟槽底面下方，以及一个侧壁P-型掺杂区，沿终点侧壁设置，其中侧壁P-型掺杂区沿沟槽的终点侧壁垂直向下延伸，以触及沟槽底部P-型掺杂区，并将沟槽底部P-型掺杂区连接到形成在半导体衬底顶面的P-型本体区。在一个较佳实施例中，本专利技术还提出了一种用于在半导体衬底上制备半导体功率器件的方法。该方法包括以下步骤：a）在半导体衬底上方使用一个硬氧化物掩膜，然后根据预定义的沟槽结构形成硬氧化物掩膜的图案；b）通过带图案的硬掩膜刻蚀，在半导体衬底的顶部形成多个沟槽，每个沟槽都有一个沟槽终点，终点侧壁垂直于沟槽的纵向方向，并从顶面开始垂直向下延伸到沟槽底面；c）利用垂直（零度）高能注入在沟槽底面下方形成沟槽底部P-型掺杂区，然后除去硬掩膜；d）在沟槽的侧壁和底部的硅表面上方，生长一个氧化物衬里；以及e）利用低能倾斜注入，其中沿预定的倾斜角度，注入掺杂离子，沿垂直侧壁形成侧壁P-型掺杂区，侧壁P-型掺杂区沿沟槽终点侧壁垂直向下延伸，以触及沟槽底部P-型掺杂区，并将沟槽底部P-型掺杂区连接到形成在半导体衬底顶面上的P-型本体区。在一个实施例中，注入的掺杂离子倾斜角与侧壁表面大约呈45度角。附图说明图1A表示传统工艺中所用的注入掩膜的俯视图，图1B和1C表示穿过图1A所示的注入掩膜100上生长的沟槽，沿两个不同的方向，PCOMP结构的两个侧视图。图2A表示半导体衬底上传统的沟槽结构的俯视图。图2B、2C-1、2C-2、2D-1、2D-2、2E-1、2E-2所示的侧视图分别表示在本专利技术所述沟槽的两个不同方位上制备PCOMP结构的工艺步骤。图2F-1和2F-2所示的侧视图表示图2E-1和2E-2所示的可选实施例。图2G-1、2G-2、2H-1和2H-2所示的侧视图分别表示图2E-1和2E-2所示的另一个可选实施例。图3A表示在本专利技术的半导体衬底上，不同长度沟槽的可选结构的俯视图。图3B表示垂直和倾斜注入形成PCOMP结构之后，半导体衬底的俯视图。具体实施方式图2A表示在半导体衬底上传统的沟槽结构的俯视图。图2B、2C-1、2C-2、2D-1、2D-2、2E-1、2E-2、2F-1、2F-2、2G-1、2G-2、2H-1和2H-2所示的侧视图，分别表示在本专利技术的不同实施例中，沿图2A中的线1-1’和线2-2’，制备PCOM结构配置的工艺步骤。如图2A所示，多个沟槽120形成在半导体衬底101上，每个沟槽120都具有一个沟槽终点侧壁110。制备多个沟槽120如下所述：如图2B所示，在半导体衬底上方沉积一个氧化物硬掩膜111；然后，根据与如图2A所示类似的预定义结构，形成硬掩膜111的图案；然后通过带图案的硬掩膜111，各向异性地刻蚀掉半导体衬底101，形成多个沟槽120，如图2C-1和2C-2所示，每个沟槽120都有沟槽终点110。首先进行垂直高能P-型掺杂注入（零度），通过带图案的硬掩膜111，在沟槽120的底面下方形成P-型掺杂本文档来自技高网...

【技术保护点】
一种设置在半导体衬底中的半导体功率器件，包括：多个形成在半导体衬底顶部的沟槽，每个沟槽都有一个沟槽终点，沟槽终点侧壁垂直于沟槽轴向，从顶面开始垂直向下延伸到沟槽底面；以及一个设置在沟槽底面下方的沟槽底部掺杂区，以及一个设置在沟槽终点侧壁的侧壁掺杂区，其中侧壁掺杂区沿沟槽的终点侧壁垂直向下延伸，以触及沟槽底部掺杂区，拾取沟槽底部掺杂区到半导体衬底的顶面。

【技术特征摘要】
2013.05.10 US 13/892,1911.一种设置在半导体衬底中的半导体功率器件，包括：
多个形成在半导体衬底顶部的沟槽，每个沟槽都有一个沟槽终点，沟槽终点侧壁垂直于沟槽轴向，从顶面开始垂直向下延伸到沟槽底面；以及
一个设置在沟槽底面下方的沟槽底部掺杂区，以及一个设置在沟槽终点侧壁的侧壁掺杂区，其中侧壁掺杂区沿沟槽的终点侧壁垂直向下延伸，以触及沟槽底部掺杂区，拾取沟槽底部掺杂区到半导体衬底的顶面。
2.权利要求1所述的半导体功率器件，其中： 
多个沟槽中的每个沟槽都垫有一个绝缘层，绝缘层覆盖着侧壁和沟槽底部表面。
3.权利要求1所述的半导体功率器件，其中： 
多个沟槽中的每个沟槽都垫有一个绝缘层，绝缘层覆盖着侧壁和沟槽底面，其中绝缘层覆盖侧壁和沟槽底面的厚度大致相同。
4.权利要求1所述的半导体功率器件，其中： 
多个沟槽中的每个沟槽都垫有一个绝缘层，绝缘层覆盖着侧壁和沟槽底面，其中绝缘层覆盖侧壁的厚度小于绝缘层覆盖沟槽底面的厚度。
5.权利要求1所述的半导体功率器件，其中： 
配置多个沟槽中的每个沟槽，在两个特定位置之间延伸，其中沟槽具有不同的长度，其中沟槽终点分布在半导体衬底的整个区域上的指定位置处。
6.权利要求1所述的半导体功率器件，还包括： 
 一个高压（...

【专利技术属性】
技术研发人员：丁永平，张磊，常虹，金钟五，陈军，
申请(专利权)人：万国半导体股份有限公司，
类型：发明
国别省市：美国;US