提供了一种用于半导体器件的端子结构。所述端子结构包括具有有源区和端子区的半导体衬底。端子沟槽位于所述端子区内并且从所述有源区的边界朝向所述半导体衬底的边缘延伸。MOS栅形成在所述端子沟槽的邻近所述边界的侧壁上。至少一个保护环沟槽在所述端子沟槽的远离所述有源区的一侧上形成于所述端子区中。端子结构氧化物层形成在所述端子沟槽和所述保护环沟槽上。第一导电层形成在所述半导体衬底的背面表面上。第二导电层形成在所述有源区和所述端子区顶上。
【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】提供了一种用于半导体器件的端子结构。所述端子结构包括具有有源区和端子区的半导体衬底。端子沟槽位于所述端子区内并且从所述有源区的边界朝向所述半导体衬底的边缘延伸。MOS栅形成在所述端子沟槽的邻近所述边界的侧壁上。至少一个保护环沟槽在所述端子沟槽的远离所述有源区的一侧上形成于所述端子区中。端子结构氧化物层形成在所述端子沟槽和所述保护环沟槽上。第一导电层形成在所述半导体衬底的背面表面上。第二导电层形成在所述有源区和所述端子区顶上。【专利说明】用于高压应用的具有改进端子结构的沟槽型DMOS器件
本专利技术一般涉及半导体器件，更具体地，涉及用于沟槽型M0S器件的端子结构。
技术介绍
传统上，肖特基二极管包括通常由单晶硅制成的重掺杂的半导体衬底。第二层覆 盖衬底。被称为漂移区的第二层被具有与衬底相同的导电类型的载流子的杂质较少地重掺 杂。金属层或金属硅化物层与轻掺杂的漂移区形成肖特基接触并且形成二极管阳极。 当形成诸如肖特基二极管的单极组件时，出现两个相对的限制。具体地讲，组件应 该在具有高击穿电压的同时，表现出最低可能的导通状态电阻（Ron)。最小化导通状态电阻 使被较少掺杂层的厚度最小化并且使这个层的掺杂最大化。相反地，为了得到高反向击穿 电压，被较少掺杂层的掺杂必须被最小化并且其厚度必须被最大化，同时避免形成其中等 势面强烈弯曲的区域。 已经提供了各种解决方案来权衡这些相对的限制，这造成开发出沟槽型M0S电容 肖特基二极管结构，这些结构被称为沟槽型M0S势垒肖特基（TMBS)二极管。在这种器件的 示例中，沟槽区形成在被具有与下伏衬底相同的导电类型的杂质较少地重掺杂的厚漂移层 的上部中。用M0S结构填充沟槽区。蒸发阳极金属层以覆盖整个表面并且阳极金属层与下 伏的漂移区形成肖特基接触。 当被反向偏置时，绝缘的导电区域造成电荷在漂移区中横向耗尽，这样改变了该 层中的等势面分布。这样能够增加漂移区的掺杂，从而减小导通状态电阻，而对反向击穿电 压没有负面影响。 实现高压肖特基整流器的关键问题是其端子区的设计。如同任何电压设计一样， 由于不存在自身多单元保护（self multi-cell protection)和曲率效应，导致端子区倾向 于较高的电场。结果，击穿电压通常从其理想值急剧减小。为了避免这种减小，端子区应该 被设计成减小器件边缘（靠近有源区）处的电场的拥挤。减少电场拥挤的传统方法包括具 有硅局部氧化（L0C0S)区域、场板、保护环、沟槽及其各种组合的端子结构。例如，在一些器 件中，采用了多个保护环沟槽。在美国专利No. 6, 396, 090中示出了包括传统端子区的肖特 基二极管的一个示例。 图1示出在美国专利申请No. 12/724, 771中示出的类型的TMBS肖特基二极管的 有源区和端子区的简化剖视图。有源区包括利用第一导电类型（例如，n+型）的掺杂物重 掺杂的半导体衬底100B。第一层100A形成在衬底100B上并且利用第一导电类型（例如， η-型）的掺杂物更轻地掺杂。沟槽110(只示出其中一个）形成在第一层100A中。沟槽 110衬有绝缘层125并且填充有诸如掺杂的多晶硅的导电材料140。金属层165形成在导 电材料140和第一层100Α被暴露的表面上方，从而在金属层165和第一层100Α之间的界 面处形成肖特基接触160。阴极电极（未示出）位于半导体衬底100Β的背面上。 图1中示出的TMBS肖特基二极管的端子区包括端子沟槽120,端子沟槽120从具 有有源区的边界112朝向半导体衬底100B的边缘延伸。M0S栅122形成在端子区的邻近 具有有源区的边界112的侧壁上。MOS栅122包括绝缘材料128和导电材料122。绝缘材 料128衬在M0S栅122所处的侧壁和第一层100A邻近侧壁的那部分上。导电材料122覆 盖绝缘材料128。端子氧化物层150形成在端子沟槽120中并且从M0S栅122朝向器件的 边缘延伸。位于有源区中的金属层165延伸到端子区中并且覆盖M0S栅122和端子氧化物 层150的一部分，从而限定场板。 遗憾的是，对于高电压应用，这些端子区的传统设计只有有限的成功，因为端子区 的表面上的电场分布还远远不够理想。因为漂移区的长度有限，所以由于不对称性，导致在 有源区末端，电场快速上升。结果，器件的击穿主要是边缘击穿。 图1中示出的传统器件被驱动至200V，但此时，其性能已经在劣化，因为在端子区 的表面上发生早期击穿。因此，这个设计的可靠性很大程度上取决于端子区中的场板165 的末端位置。通常，可以只控制在形成场板165时使用的金属湿蚀刻过程，使其精度在大约 ±6 μ m内，并且这种可变性会对器件的反向阻断电压产生显著影响。例如，短的场板将扩大 最后一个有源单元的拐角附近的电场，从而导致过早击穿。另一方面，延伸到靠近远端分隔 件的点的较长场板也可以降低击穿电压，同时还造成其伸长金属末端的机械应力。 延伸的金属 长度变化 -4 -2 0 +2 +4 +6 +8 (μαι)________ 击穿电压， 235 277 278 276 271 269 261 Vbr(V)________ 击穿波动 -15.5 -0 72 - -0.72 -2 52 -3.24 -6.14 (%) _______ 表1 :传统TMBS端子的击穿电压与金属场板长度 表1示出击穿电压随着金属场板长度的变化而变化。通过模拟针对具有20 μ m端 子沟槽的高击穿电压TMBS器件而设计的漂移层，得到数据。应该注意，与漂移区具有相同 参数的单位单元的击穿电压是375V，如表示出的，能用传统端子设计实现的最高击穿电压 是理想值的74%。
技术实现思路
根据本专利技术，提供了一种半导体器件的端子结构。所述端子结构包括具有有源区 和端子区的半导体衬底。端子沟槽位于所述端子区内并且从所述有源区的边界朝向所述半 导体衬底的边缘延伸。M0S栅形成在所述端子沟槽的邻近所述边界的侧壁上。至少一个保 护环沟槽在所述端子沟槽的远离所述有源区的一侧上形成于所述端子区中。端子结构氧化 物层形成在所述端子沟槽和所述保护环沟槽上。第一导电层形成在所述半导体衬底的背面 表面上。第二导电层形成在所述有源区和所述端子区顶上。 根据本专利技术的另一个方面，提供了一种肖特基二极管，所述肖特基二极管包括半 导体衬底，所述半导体衬底具有形成在所述半导体衬底的有源区中的彼此分隔开的多个沟 槽M0S器件。端子沟槽位于所述端子区中并且从所述有源区的边界朝向所述半导体衬底的 边缘延伸。至少一个保护环沟槽在所述端子沟槽的远离所述有源区的一侧上形成于所述端 子区中。M0S栅形成在所述端子沟槽的邻近所述边界的侧壁上。端子结构氧化物层形成在 所述端子沟槽上，覆盖所述M0S栅的一部分并且在所述至少一个保护环沟槽上方并且朝向 所述衬底的边缘延伸。第一导电层形成在所述半导体衬底的背面表面上。第二导电层形成 在所述有源区的顶上，以利用位于所述沟槽M0S器件中的相邻沟槽M0S器件之间的所述衬 底的一个或多个部分限定一个或多个肖特基势垒。场板在所述M0S栅的被暴露部分和设置 在所述端子沟槽本文档来自技高网...
【技术保护点】
一种用于半导体器件的端子结构，所述端子结构包括：半导体衬底，所述半导体衬底具有有源区和端子区；端子沟槽，所述端子沟槽位于所述端子区内并且从所述有源区的边界朝向所述半导体衬底的边缘延伸；MOS栅，所述MOS栅形成在所述端子沟槽的邻近所述边界的侧壁上；至少一个保护环沟槽，所述至少一个保护环沟槽在所述端子沟槽的远离所述有源区的一侧上形成于所述端子区中；端子结构氧化物层，所述端子结构氧化物层形成在所述端子沟槽和所述保护环沟槽上；第一导电层，所述第一导电层形成在所述半导体衬底的背面表面上；以及第二导电层，所述第二导电层形成在所述有源区和所述端子区顶上。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：林意茵，林派立，许志维，
申请(专利权)人：威世通用半导体公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。