包含接触结构有形成于接触蚀刻中止层之侧壁上之保护层的半导体装置制造方法及图纸

本发明专利技术涉及包含接触结构有形成于接触蚀刻中止层之侧壁上之保护层的半导体装置，在形成具有接触插塞的半导体装置时，其中该接触插塞包含形成于蚀刻中止层之侧壁上以减少短路风险之保护层，可藉由进行溅镀制程以从接触区移除材料以及再沉积被移除的该材料于该蚀刻中止层的该侧壁上，来形成该保护层。

【技术实现步骤摘要】
包含接触结构有形成于接触蚀刻中止层之侧壁上之保护层的半导体装置
本揭示内容大体有关于半导体的制造领域，且更特别的是，有关于形成使电路组件连接至第一金属化层级之互连结构的接触结构。
技术介绍
半导体装置(例如，先进的集成电路)通常含有大量的电路组件(例如，晶体管、电容器、电阻器及其类似者)，彼等常常以实质平坦的组态形成于已有结晶半导体层形成于其上的适当基板上。由于这些大量的电路组件以及现代集成电路的必要复杂布局，因此，个别电路组件的电气连接大体上不建立于与制作电路组件相同的层级内，反而需要一或更多也被称作金属化层的额外“接线”层。这些金属化层一般包括提供层内(inner-level)电气连接的含金属线，以及也包含也被称作“通孔”的多个层间连接(inter-levelconnect1n),彼等系填满适当金属以及提供两个相邻堆迭金属化层的电气连接。 由于现代集成电路中之电路组件的特征尺寸持续地缩减，因此，给定芯片面积的电路组件数(亦即，封装密度(packing density))也增加，从而需要增加更多条电气连接以提供所欲电路机能，因为与电路组件数相比，电路组件之间的互接数通常以超比例的方式增加。因此，金属化层的堆迭数通常随着单位芯片面积的电路组件数变大而增加，尽管个别金属线及通孔的尺寸减少。由于先进集成电路在操作期间可能遭遇中高的电流密度以及金属线及通孔的特征尺寸减少，越来越多半导体制造商用允许较高电流密度的金属取代习知金属化材料(例如，铝)，因此，允许减少互连的尺寸。结果，铜及其中合金日益成为用来制造金属化层的材料，因为与例如铝相比，以反抗电迁移的抵抗力而言，它有优异的特性，以及有明显较低的电阻率。尽管有这些优点，铜也有许多与铜在半导体生产单位中加工及处理有关的缺点。例如，铜在多种公认有效的电介质材料(例如，二氧化硅)中容易扩散，其中甚至累积于敏感装置区域(例如，晶体管组件的接触区)的微量铜都可能导致个别装置失效。因此之故，必须付出巨大的努力以便在晶体管组件制造期间减少或避免任何铜污染，从而致使铜用以形成各自与电路组件之接触区直接接触的接触插塞(contact plug)是比较不具吸引力的候选物。接触插塞系提供个别电路组件与形成于层间电介质材料(其系围封及钝化电路组件)上面之第一金属化层的电气接触。 结果，在先进半导体装置中，各个接触插塞通常由钨基金属形成于通常由二氧化硅构成形成于所谓接触蚀刻中止层(通常由氮化硅形成)上面的层间电介质堆栈中。不过，由于特征尺寸持续缩减，各个接触插塞必须形成于深宽比高达约10:1或更多的各个蚀刻开口内，其中45奈米技术及更先进技术之晶体管装置的各个蚀刻开口的直径可能约为80奈米甚至更小。此类开口的深宽比大体上定义成开口深度与开口宽度的比率。可能需要精密的蚀刻及沉积技术用来形成接触插塞，这在说明图1a至图1c时会更加详细地描述。 图1a的上视图示意图标半导体装置100之一部份。半导体装置100包含基板(未图示于图la，在图1b为101)，形成于其上的半导体层有电路组件(例如，晶体管、电容器、电阻器及其类似者)形成于其中及上面。为了便于说明，图示形式为晶体管150a、150b的电路组件，其中只部份图标晶体管150b。晶体管150a、150b可包含栅极电极结构151，其侧壁可用间隔体组件152覆盖。漏极及源极区153经装设成与栅极电极结构151横向邻近，除通道区以外，它们可位于栅极电极结构151下面以及可为对应半导体层的主动区。主动区可用隔离结构102界定，部份栅极电极结构151也可位于隔离结构102上面，藉此界定连接至形成于其上之接触插塞或接触组件110的栅极接触区154。同样，接触组件111可装设形成于漏极或源极区之中的接触区155上面，以改善接触的电气特性。因此，接触区155通常包含硅化物材料。应了解，接触组件110、111通常形成于适当的层间电介质材料中，为了便于说明，未图示于图la。 图1b示意图示沿着图1a中之直线Ib绘出的横截面图，其中系图标处于更进一步制造阶段的半导体装置100。如图标，半导体装置100包含基板101，基板101可为任何适当承载材料，例如硅基板，硅上绝缘体(SOI)基板及其类似者。硅基半导体层103形成于基板101上面。例如形式为沟槽隔离的隔离结构102界定主动区104，其中设置漏极及源极区153 (亦即，各自有掺质浓度)，以便各自定义与主动区104之其余部份的PN接面。此外，金属硅化物区可形成于漏极及源极区153中，藉此定义它的接触区155以及于栅极电极结构151上，藉此定义各自的接触区154(图1a)用以接触栅极电极结构151。该金属硅化物可包含例如钴、钛、镍及其类似者。此外，该半导体装置包含:层间电介质材料115，其通常系由两个或更多电介质层构成，例如层115a，它可为由氮化硅构成的接触蚀刻中止层；以及例如以二氧化硅材料之形式提供的第二电介质材料115b。通常层间电介质材料115的厚度115t在数百奈米(nm)的范围内使得栅极电极结构151与第一金属化层120之间有充分的距离以便让寄生电容保持在必要的低位准。结果，连接至漏极或源极接触区155的接触组件111可具有中高深宽比，因为它的横向尺寸被漏极及源极区153的横向尺寸实质限制，同时接触组件111的深度由层间电介质材料115的厚度115t决定。另一方面，接触组件110 (图1a)只需向下延伸至栅极电极结构151的正面,亦即，延伸至接触部份154,同时取决于接触部份154的尺寸及形状，接触组件110的横向尺寸也可与组件111的不同。接触组件110、111通常可包含例如形式为钛内衬的阻障层113，接着是氮化钛内衬，同时可提供形式为钨材料的实际充填材料114。 金属化层120通常包含例如形式为氮化硅、碳化硅、富氮碳化硅及其类似者的蚀刻中止层123，其上可形成适当电介质材料124，例如相对电容率为3.0或更小的低k电介质材料。此外，金属线121、122各自形成于电介质材料124中以及各自连接至接触组件111、110。金属线121、122可包含结合适当阻障材料125(例如，包含钽、氮化钽及其类似者的材料)的含铜金属。最后，通常提供帽盖层126以便使铜材料局限于金属线121、122中，这可基于电介质材料(例如，氮化硅、碳化硅及其类似者)来实现。 如图1b所示，用于形成半导体装置100的典型加工流程可包含以下制程。在根据各个技术节点的设计规则基于公认有效之技术来形成电路组件150a、150b后，包括形成适当栅极绝缘层以及用精密微影及蚀刻技术图案化该栅极绝缘层和栅极电极结构151。使用间隔体结构152作为适当植入掩膜，漏极及源极区153可用离子植入法形成。在任何退火循环后，形成接触区154、155的金属硅化物，以及沉积层间电介质材料，例如，藉由形成接触蚀刻中止层115a，接着是基于电浆增强化学气相沉积(CVD)技术来沉积二氧化硅材料。在平坦化二氧化硅材料的所得表面拓朴后，基于公认有效之处方可进行微影顺序，接着是用以形成延伸穿过层间电介质材料115之蚀刻开口的各向异性蚀刻技术以便连接至栅极电极结构151的接触区154(图1a)以及至漏极及源极区153的接本文档来自技高网...

【技术保护点】
一种方法，包含：提供包含一接触区的一装置结构；形成一电介质蚀刻中止层于该接触区上面；形成一电介质层于该蚀刻中止层上面；蚀刻进入该电介质层的一开口；通过该开口蚀刻该蚀刻中止层以在该开口的底部暴露该接触区；以及进行一溅镀制程以从该接触区移除材料以及再沉积被移除之该材料于该开口的侧壁上。

【技术特征摘要】
2013.03.14 US 61/783,207;2014.02.20 US 14/184,8261.一种方法，包含: 提供包含一接触区的一装置结构； 形成一电介质蚀刻中止层于该接触区上面； 形成一电介质层于该蚀刻中止层上面； 蚀刻进入该电介质层的一开口； 通过该开口蚀刻该蚀刻中止层以在该开口的底部暴露该接触区；以及 进行一溅镀制程以从该接触区移除材料以及再沉积被移除之该材料于该开口的侧壁上。2.如权利要求1所述之方法，其更包括:在进行该溅镀制程后，进行一湿化学清洗制程。3.如权利要求1所述之方法，其更包括:用一导电接触材料填充该开口。4.如权利要求3所述之方法，其中，在该溅镀制程中，在该蚀刻中止层的暴露侧壁上形成一保护层。5.如权利要求3所述之方法，其中该导电接触材料包含钨。6.如权利要求3所述之方法，其更包括:形成一阻障层于该保护层上。7.如权利要求4所述之方法，其中该接触区及该保护层包含一金属硅化物。8.如权利要求1所述之方法，其中该装置结构为一场效晶体管，而该接触区设于该场效晶体管的源极区、漏极区及栅极电极中之至少一者中。9.如权利要求1所述之方法，其中该蚀刻中止层包含带应变氮化硅。10.如权利要求1所述之方法，其中该蚀刻中止层包含约有I吉帕斯卡或更多的一本征应变。11.一种方法，包含: 形成一娃化物区； 形成一蚀刻中止层于该硅化物区上面； 形成一电介质层于该蚀刻中止层上面； 使用该蚀刻中止层蚀刻进入该电介...

【专利技术属性】
技术研发人员：K·弗罗贝格，M·莱佩尔，K·赖歇，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛;KY