具有重写能力和低写放大的非易失性存储器制造技术

本文描述了一种非易失性存储器架构，其具有为存储系统提供低写放大的写和重写能力。通过示例的方式公开了一种存储器阵列，其包括双端存储单元块和子块。该双端存储单元可被直接重写。在一些实施方式中促进了低至1的写放大值。此外，存储器阵列可具有输入输出复用器配置，从而降低了存储操作期间存储器架构的潜通路电流。

【技术实现步骤摘要】
具有重写能力和低写放大的非易失性存储器 相关申请案的交叉引用 本专利申请主张2013年3月14日递交的美国临时专利申请号61/785, 979的优 先权，并且是其非临时申请，出于所有目的，其全文通过引用被合并于本文中。
本专利技术公开通常涉及一种非易失性存储器，作为一个示例性实例，涉及用低写放 大促进写和重写的非易失性存储器架构。
技术介绍
集成电路
中最近的革新是电阻型存储器。虽然很多电阻型存储器技术还 处于开发阶段，但电阻型存储器的各种技术概念已经被本专利技术的受让人所展示，并且正处 于一个或多个改进或反驳相关理论的验证阶段。即便如此，电阻型存储器技术承诺在半导 体电子工业中比竞争技术拥有实质性的优势。 电阻型随机存取存储器（RRAM)是一种电阻型存储器。专利技术人相信RRAM有潜力成 为用于基于更高密度半导体的设备的高密度非易失性信息存储器技术。通常RRAM通过不 同阻态之间的可控切换存储信息。RRAM设备的一个理论实例包括一对电极之间提供的绝缘 层。这种正确配置的设备可显示出电感应脉冲迟滞电阻切换效应。 电阻切换被解释为不同电绝缘介质内导电结构的形成结果(在一些理论中）。导电 材料可以是从附近电极(例如具有自由离子的）中的离子形成。在一些理论中，响应于施加 在RRAM存储单元上的适当电势或电流，会发生离子的场致扩散。根据其它理论，响应于二 元氧化物(例如Ni0、Ti0 2等)中的焦耳热和电化学过程，或者通过离子导体(包括氧化物、硫 族化合物、聚合物等）的氧化还原过程，会发生丝形成， 本专利技术人希望基于电极、绝缘体、电极模型的电阻型设备显示良好的耐久性和生 命周期。此外，本专利技术人希望这种设备具有非常高的片上密度。对应地，电阻型元件有望成 为用于数字信息存储器的金属氧化物半导体(M0S)晶体管的替代物。本专利技术申请的专利技术人 相信电阻切换存储器设备的模型相对于非易失性FLASH M0S设备提供了一些潜在的技术优 势。 有鉴于此，专利技术人希望进一步改进存储技术和电阻型存储器。
技术实现思路
以下提出本说明书的简要概述，以提供本说明书一些方面的基本理解。该概述不 是本说明书的广义综述。其并不是用于确定本说明的关键或重要元件，也不是用于勾画本 说明书的任何特定实施方式的范围或权利要求书的任何范围。其目的在于以简要形式提出 本说明书的一些概念，作为本公开中提出的更多详细描述的序言。 本文公开的各种实施方式提供了具有为存储系统提供低写放大的写和重写能力 的非易失性存储器架构。在一些公开的实施方式中，写放大可以是2或更低。在至少一个 实施方式中，写放大可以低至1。 在其它实施方式中，提供了一种具有写和重写能力和高存储单元粒度的非易失性 存储器阵列。例如，该非易失性存储器阵列可写入一组小至字(例如2字节，或双字中的4 字节、4字中的8字节等，这取决于编程操作逻辑或约束）的存储单元。在一(多）个实施方 式中，非易失性存储器可写入一组小至字节的存储单元。在至少一个附加实施方式中，非易 失性存储器可写入单个存储单元。 此外，各种公开的实施方式包括为存储系统提供低写放大(例如，无写放大）的重 写能力。重写能力包括直接改变存储在一个或多个编址存储单元中的信息、而不擦除包含 该编址存储单元的页面或块的程序过程。直接改变信息指的是通过将数据从第一存储器位 置传送到第二存储器位置(而非改变或刷新存储在第一存储器位置中的信息)，在没有(或 使用降低的）垃圾回收、耗损均衡、存储器位置映射或其它间接促进重写的过程的情况下实 现的程序过程。在一些实施方式中，用于重写的写放大可低至1。而在其它实施方式中，写 放大可能比结合重写实现一个或多个附加功能(例如，垃圾回收、耗损均衡、存储器位置映 射等）的更高。重写能力为存储系统提供低写放大以及对应系统性能的增强。这是通过避 免在不同位置的存储器中使用冗余修正数据来实现的，取而代之，数据在其起始地址位置 被修正。通过重写起始地址位置，增加写放大的诸如垃圾回收、耗损均衡，存储器位置映射 等的常规算法可被显著降低或消除。 在附加实施方式中，具有低写放大的非易失性存储器系统可包括双端存储单元阵 列。在一些实施方式中，双端存储可包括电阻切换存储器装置。在一个或多个其它方面中， 非易失性存储器可包括一个或多个电阻型随机存取存储器（RRAM)阵列。 在其它实施方式中，具有低写放大、子-20纳米（nm)电阻型单元装置的非易失性 存储器系统可被作为数字存储驱动器实现。在一些方面中，该数字存储驱动器能够可拆卸 连接到主计算设备，在替换或附加方面中，其可以类似FLASH驱动器的方式工作。例如，该 非易失性存储器可以示意性地以NAND或N0R逻辑阵列（虽然在主题公开的范围内考虑到其 它本领域已知的或本领域技术人员通过本文描述的上下文的方式已知的逻辑阵列）排列， 同时等于或超过NAND或NOR FLASH存储的写、擦除和读性能。 在至少一个实施方式中，公开了一种包括非易失性双端电阻切换存储器的存储设 备。该存储设备可以是写放大为1的子_20nm装置。在至少一个实施方式中，该存储设备 可包括多个以三维排列方式堆栈的双端电阻切换存储器阵列。该存储设备可同时在大量存 储单元(例如页面、块等）上工作(包括重写)，或在少量存储单元(例如字、字节、位集、或甚 至单个位）上工作，或在大量和少量上工作。相应地，该存储设备可包括用于存储过程的特 殊灵活性，从而获得高写和擦除性能，以及快速、有针对性的重写或刷新性能。 在其它实施方式中，公开的数字存储设备的单元写速度可以在大约5纳秒（ns)到 大约5微秒（μ s)之间。在其它实施方式中，公开的数字存储设备的单元写速度可以在大 约30ns到大约1 μ s之间。在替换或附加方面中，公开的存储设备可包括页面擦除和重写 能力、字擦除和重写能力、字节擦除或重写能力、或位擦除或重写能力。在至少一个公开的 方面中，擦除/重写能力的写放大可低至1. 以下描述和附图阐述了说明书的某些说明性方面。然而，这些方面指示了说明书 原理所能被采用的各种方式中的一些。通过说明书的以下详细描述，当结合附图考虑时，本 说明书的其它优点和新颖性特征将会变得明显。 【附图说明】 参考附图描述本公开的各个方面和特征，其中全文中相似的标号用于指代相似的 元件。在本说明书中，提出了大量的具体细节，以提供本公开的详细理解。然而，应该理解 主题公开的某些方面可以在没有这些具体细节的情况下、或者使用其它方法、元件、物质等 实现。在其它情况下，用框图形式示出公知的结构和设备，以实现主题公开的描述。 图1是公开的一些方面中，具有支持低写放大（WA)的高元件密度的示例性存储电 路的不意图。 图2是一些方面中，图1的示例性存储电路包括选择用于存储操作的存储行的示 意图。 图3是在一个或多个实施方式中，具有实时读写能力和低WA的示例性电子存储系 统的示意图。 图4是在一(多）个实施方式中，用于促进基于输入输出（I/O)的存储器架构的不 例性复用器的示意图。 图5是根据其它实施方式，用于基于I/O的存储器架构的示例性电路的示意图。 本文档来自技高网...

【技术保护点】
一种用于与计算设备通信连接的固态非易失性存储器驱动器，包括：双端存储元件阵列，其被配置为可与多条字线及多条位线结合工作；存储控制器，其用于访问所述双端存储元件的至少一个子集，所述子集包括等于或少于双端存储元件的一个页面，并且，该存储控制器用于写入数据集到双端存储元件的所述子集，以及重写该子集处的数据集，从而为所述计算设备提供小于2并且等于或大于1的写放大。

【技术特征摘要】
2013.03.14 US 61/785,979;2013.07.26 US 13/952,4671. 一种用于与计算设备通信连接的固态非易失性存储器驱动器，包括： 双端存储元件阵列，其被配置为可与多条字线及多条位线结合工作； 存储控制器，其用于访问所述双端存储元件的至少一个子集，所述子集包括等于或少 于双端存储元件的一个页面，并且，该存储控制器用于写入数据集到双端存储元件的所述 子集，以及重写该子集处的数据集，从而为所述计算设备提供小于2并且等于或大于1的写 放大。2. 根据权利要求1所述的固态非易失性存储器驱动器，其中，所述计算设备包括存储 设备和控制所述存储设备的主控制器。3. 根据权利要求2所述的固态非易失性存储器驱动器，进一步包括本地字线，其连接 到所述双端存储元件的各个第一端子处的各个子集，所述本地字线用于被多条字线之一激 活，其中，所述多条字线之一用于激活包括所述本地字线的多条本地字线，其分别连接到双 端存储元件的所述页面的各个子集。4. 根据权利要求3所述的固态非易失性存储器驱动器，其中，所述多条本地字线之一 的激活促进写入数据集到双端存储元件的所述页面的各个子集之一，以及重写该处的数据 集。5. 根据权利要求1所述的固态非易失性存储器驱动器，其中，所述存储控制器用于在 不擦除存储所述数据集的物理地址位置的情况下重写数据集，从而为所述计算设备提供等 于1的写放大。6. 根据权利要求1所述的固态非易失性存储器驱动器，其中，所述子集包括8个或更少 的双〗而存储兀件。7. 根据权利要求1所述的固态非易失性存储器驱动器，其中，所述子集包括单个双端 存储兀件。8. 根据权利要求1所述的固态非易失性存储器驱动器，进一步包括： 输入输出接口集； 本地字线集，其至少部分被所述多条字线之一控制；以及 复用组件，其用于结合存储操作选择性地将双端存储元件组中的各个双端存储元件与 所述输入输出接口集中的各个输入输出接口连接。9. 根据权利要求8所述的固态非易失性存储器驱动器，其中，所述双端存储元件组包 括至少两个双端存储元件，其分别连接到多条本地字线中不同的字线。10. 根据权利要求9所述的固态非易失性存储器驱动器，其中，所述复用组件结合存储 操作将连接到所述多条本地字线中第一条的所述组中的第一双端存储元件连接到所述输 入输出接口集中的第一个，并将连接到所述多条本地字线中第二条的所述组中的第二双端 存储元件连接到所述输入输出接口集中的第二个。11. 根据权利要求8所述的固态非易失性存储器驱动器，其中， 所述存储控制器用于从本地字线集的各个子集上的一个双端存储单元中选择所述双 端存储单元组中的各个双端存储单元；以及 所述复用组件促进所述组的双端存储单元...

【专利技术属性】
技术研发人员：H·纳扎里安，S·T·阮，
申请(专利权)人：科洛斯巴股份有限公司，
类型：发明
国别省市：美国;US