定向自组装工艺/邻近校正的方法技术

本发明专利技术涉及一种定向自组装工艺/邻近校正的方法，其是一种制造集成电路的方法，包含下列步骤：设计光学光罩用于形成预图案开口于在半导体基板上的光阻层中，其中，该光阻层及该预图案开口涂上经受定向自组装DSA以形成DSA图案的自组装材料。设计该光学光罩的步骤包括：使用计算系统，输入DSA目标图案，以及使用该计算系统，应用DSA模型于该DSA目标图案以产生第一DSA定向图案。此外，设计该光学光罩的步骤包括：使用该计算系统，计算该DSA目标图案与该DSA定向图案之间的残差，以及使用该计算系统，应用该DSA模型于该第一DSA定向图案及该残差以产生第二更新DSA定向图案。产生该第二更新DSA定向图案的步骤包括线性化自洽场理论方程式。

【技术实现步骤摘要】
定向自组装工艺/邻近校正的方法相关申请案的交互参照本申请案为申请于2012年10月24日、标题为“定向自组装工艺/邻近校正的方法(METHODSFORDIRECTEDSELF-ASSEMBLYPROCESS/PROXIMITYCORRECTION)”的美国专利申请案第13/659,453号的部份延续案，其内容全部并入本文作为参考资料。
本揭示内容的具体实施例皆涉及制造集成电路的方法。更特别的是，本揭示内容的具体实施例是涉及在设计集成电路(IC)时用以定向自组装工艺/邻近校正(DSAPC)的方法。
技术介绍
半导体装置通常包含形成于基板(substrate)上方的电路网。该装置可包含数层的电路配线，以及用来使这些层互相连接及连接至底下任何晶体管的各种互连。一般而言，作为制造工艺的一部份，形成通孔或接触孔，其转移至另一层然后填满金属以形成互连，使得各层的电路相互电气通讯。形成互连的
技术介绍
方法大致依赖一系列的微影及蚀刻步骤以定义通孔的位置及尺寸，接着定义对应互连的位置及尺寸。为此目的，可使用光阻及硬掩模。不过，用习知用于量产的光学微影技术(例如，193纳米干式及浸润式微影技术)所形成的特征的尺寸已到达微影工具的分辨率极限。制作有较小关键尺寸(CD)、较紧间距及较佳关键尺寸均匀度的通孔为未来技术节点的主要挑战之一；不过，用习知光学微影印制超越22纳米节点的此类通孔图案预料会有困难，即使用昂贵复杂的双图案化工艺、分辨率增强技术(运算型微影技术)以及严格的布局设计限制亦是如此。可惜，似乎还没有具有较高解析能力的替代性非光学微影技术（例如电子束微影技术或极紫外线微影技术(EUV)）在不久的未来准备好用于量产。尽管电子束直写（directwrite）微影技术有极高的分辨率，然而它是直写技术而且无法达到使得量产可行的必要晶圆产量水平。EUV微影工具已开发数年；不过，与光源、收聚镜(collectionoptic)、掩模及阻剂有关的许多挑战仍然存在而且可能使EUV微影技术的任何实际具体实施延迟数年。除了上述与制造通孔或接触有关的工艺的问题及限制以外，也应了解存在与在诸层内制造集成电路有关的类似挑战。嵌段共聚物(BCP)图案化由于有可能解决制作有较小尺寸的图案的问题而已引人注意。在合适的条件下，此类共聚物相的嵌段分成数个微域(也被称为“微相分离域”或“域”)以减少总自由能，以及在过程中，形成有不同化学成分的纳米级特征。嵌段共聚物能够形成此类特征故建议它们使用于纳米图案化，达到可形成有较小关键尺寸的特征的程度，这应该能够构造出用习知微影技术难以印制的特征。不过，在没有来自基板的任何引导下，自组装嵌段共聚物薄膜中的微域通常在空间上没有对齐或对准。为了解决空间对齐及对准的问题，已有人使用定向自组装(DSA)。这个方法是组合自组装与以微影定义的基板的数个方面以控制某些自组装BCP域的空间排列。DSA技术之一为图形外延技术(graphoepitaxy)，其中，用预先予以微影图案化的基板的地形特征来引导自组装。BCP图形外延技术提供次微影(sub-lithographic)，特征尺寸比预图案(prepattern)本身小的自组装特征。DSA目前认为可用来在层内制造互连(例如，使用图形外延方向)与集成电路(例如，使用化学外延技术(chemoepitaxy))。本揭示内容的具体实施例涉及在设计集成电路(IC)时用以定向自组装工艺/邻近校正(DSAPC)的方法。在设计集成电路时做定向自组装工艺/邻近校正的目的是要预测DSA定向图案造成在用于生产集成电路的硅晶圆上产生所欲DSA图案的形状(例如，局限阱(confinementwell)在图形外延或化学外延预图案中的形状)。DSAPC在本
也被称作DSA反问题的解。DSAPC的各种方法为本
所习知。在一个实施例中，H.-S.PhilipWong等人揭示一种解决DSAPC问题的实验方法，其涉及用DSA图形外延技术图案化的接触孔的特殊情形。(参考“BlockCopolymerDirectedSelf-AssemblyEnablesSublithographicPatterningforDeviceFabrication”，它是SPIE先进微影技术2012研讨会的口头报告，及发表于SPIE先进微影技术2012研讨会论文集)。此一方法需要建立“符号集”，即小接触孔阵列的集合，在此每个阵列是用有特定形状的局限阱进行图案化。藉由以实验方式进行参数研究来设计每个局限阱的形状。对于来自此符号集的每个接触孔阵列，该研究需要图案化局限阱的参数化家族，在每个阱中进行DSA，测量DSA工艺的结果以及确定造成所欲接触孔布置的参数范围。不过，此
技术介绍
方法使IC设计限制于预校准接触孔阵列的有限集合，而且只在图形外延技术的背景下。此外，此一方法需要执行一大堆的实验测量值。对于相对小的参数集，只要做求解所需的实验参数化/校准，以及只在有限的范围内改变。在另一实施例中，Chi-ChunLiu等人揭示一种求解图形外延技术的DSAPC问题的计算方法。(参考SPIE先进微影技术2012研讨会论文集的“Progresstowardstheintegrationofopticalproximitycorrectionanddirectedself-assemblyofblockcopolymerswithgraphoepitaxy”)。在此方法中，需要复杂的迭代程序以解开问题。此外，该方法必须与光学邻近校正(OPC)技术耦合，导致计算成本更高。不过，如同以上所揭示的
技术介绍
实施例，此实施例限于接触孔阵列，以及只在图形外延技术的背景下。此外，此方法由于本质上是迭代的而有较高的计算成本。同样地，本
亟须有成本效益的简单方法用于定向自组装工艺/邻近校正以克服
技术介绍
方法所遭遇的问题。此外，由以下本专利技术专利标的及随附权利要求书结合附图及本专利技术专利标的的背景的详细说明可明白本专利技术专利标的其它合意特征及特性。
技术实现思路
揭示设计集成电路时用以定向自组装工艺/邻近校正的方法。在一示范具体实施例中，一种制造集成电路的方法，其包含下列步骤：设计光学光罩用于形成预图案开口于半导体基板上的光阻层中，其中，该光阻层及该预图案开口涂上经受定向自组装(DSA)的自组装材料以形成DSA图案。设计该光学光罩的步骤包括：使用计算系统，输入DSA目标图案，以及使用该计算系统，应用DSA模型于该DSA目标图案以产生第一DSA定向图案。此外，设计该光学光罩的步骤包括：使用该计算系统，计算该DSA目标图案与该DSA定向图案之间的残差，以及使用该计算系统，应用该DSA模型于该第一DSA定向图案及该残差以产生第二更新DSA定向图案。产生该第二更新DSA定向图案的步骤包括线性化自洽场理论方程式(self-consistentfieldtheoryequation)。在另一示范具体实施例中，一种制造集成电路的方法包括：设计光学光罩用于形成预图案开口于半导体基板上的光阻层中，其中，该光阻层及该预图案开口涂上经受定向自组装(DSA)的自组装材料以形成DSA图案。设计该光学光罩的步骤包括：使用计算系统，输入DSA目标图案，以及使用该计算系统，应用DSA模型于该本文档来自技高网...

【技术保护点】
一种制造集成电路的方法，其包含：设计光学光罩用于形成预图案开口于半导体基板上的光阻层中，其中，该光阻层及该预图案开口涂上经受定向自组装(DSA)的自组装材料以形成DSA图案，以及其中，设计该光学光罩的该步骤包括：使用计算系统，输入DSA目标图案；使用该计算系统，应用DSA模型于该DSA目标图案以产生第一DSA定向图案；使用该计算系统，计算该DSA目标图案与该DSA定向图案之间的残差；以及使用该计算系统，应用该DSA模型于该第一DSA定向图案及该残差以产生第二更新DSA定向图案，其中，产生该第二更新DSA定向图案包括线性化自洽场理论方程式。

【技术特征摘要】
2013.02.22 US 13/774,8221.一种制造集成电路的方法，其包含：设计光学光罩用于形成预图案开口于半导体基板上的光阻层中，其中，该光阻层及该预图案开口涂上经受定向自组装(DSA)的自组装材料以形成DSA图案，以及其中，设计该光学光罩的步骤包括：使用计算系统，输入DSA目标图案；使用该计算系统，应用DSA模型于该DSA目标图案以产生第一DSA定向图案；使用该计算系统，计算该DSA目标图案与该DSA定向图案之间的残差；以及使用该计算系统，应用该DSA模型于该第一DSA定向图案及该残差以产生第二更新DSA定向图案，其中，产生该第二更新DSA定向图案包括线性化自洽场理论方程式。2.根据权利要求1所述的方法，其中，输入该DSA目标图案包括：输入线条及空间图案、孤立线条图案或接触孔图案中之一或更多。3.根据权利要求1所述的方法，其中，线性化该自洽场理论方程式包括：线性化两个联立非线性、非局部方程式。4.根据权利要求3所述的方法，其中，线性化该自洽场理论方程式包括线性化下列两个方程式：在此wA＝wA(x)与wB＝wB(x)为各自作用于嵌段共聚物的相A及B的未知自洽场，ρ0为恒定总密度参数，κ为压缩率参数，ρw＝ρw(x,d)为局限壁的密度或化学外延预图案刷子或垫子的密度，且是空间坐标x与定向图案参数d的函数，ρA(x)及ρB(x)各自为嵌段共聚物相的密度，且是wA与wB的函数，而χAB为以该嵌段共聚物相的相互作用为特征的弗洛里参数。5.根据权利要求4所述的方法，其中，以求解佛客-普朗克反应扩散偏微分方程式来算出ρA与ρB的值。6.根据权利要求4所述的方法，其中，将密度向量ρ线性近似成：ρ≈ρ(0)+Kw，在此为密度的组合向量，为未知自洽场理论SCFT场wA＝wA(x)及wB＝wB(x)的组合向量，为作用于场的向...

【专利技术属性】
技术研发人员：A·拉特波夫，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛;KY