晶闸管及其版图结构制造技术

本发明专利技术提供了一种晶闸管及其版图结构，通过栅极结构、第二N型注入区（作为源极）和第三N型注入区（作为漏极）形成了一个NMOS结构，当正向ESD发生时，通过电容会将栅极结构端耦合出一个正电位，此时NMOS结构的漏电增加，P阱到第二N型注入区的漏电流增加，从而导致P阱电阻压降增大，促进NPN晶体管发射结的导通，进一步使晶体管NPN导通。至此，将触发PNP晶体管导通，使晶闸管开启，可降低晶闸管的开启电压。通过电阻和电容形成RC触发电路，可通过控制电阻值和电容值来调节延迟时间，使得栅极结构端耦合出的正电位不会马上接地，延长栅极结构端正电位的时间，进一步控制NPN晶体管的导通，从而调制晶闸管的开启电压。

【技术实现步骤摘要】
【专利摘要】本专利技术提供了一种晶闸管及其版图结构，通过栅极结构、第二N型注入区（作为源极）和第三N型注入区（作为漏极）形成了一个NMOS结构，当正向ESD发生时，通过电容会将栅极结构端耦合出一个正电位，此时NMOS结构的漏电增加，P阱到第二N型注入区的漏电流增加，从而导致P阱电阻压降增大，促进NPN晶体管发射结的导通，进一步使晶体管NPN导通。至此，将触发PNP晶体管导通，使晶闸管开启，可降低晶闸管的开启电压。通过电阻和电容形成RC触发电路，可通过控制电阻值和电容值来调节延迟时间，使得栅极结构端耦合出的正电位不会马上接地，延长栅极结构端正电位的时间，进一步控制NPN晶体管的导通，从而调制晶闸管的开启电压。【专利说明】晶闹管及其版图结构
本专利技术涉及集成电路
，特别涉及一种晶闸管及其版图结构。
技术介绍
在集成电路领域,静电无处不在,静电放电(Electrostatic Discharge, ESD)现象具体表现为，外部环境或芯片内部积累的大量静电电荷瞬间通过引脚进入或流出芯片内部，此瞬态大电流峰值可达数安培以上，足以造成栅氧化层击穿、金属熔断等不可恢复的损伤。据统计，ESD造成的芯片失效占芯片失效总数的30%?50%。随着集成电路特征尺寸的不断缩小，栅氧化层越来越薄，由此更容易受到静电冲击而失效，增强集成电路芯片的ESD保护已成为研究重点。对于ESD保护器件而言，一方面不能影响电路正常工作，另一方面在ESD现象发生时能及时提供一个低阻泄放大电流通道。晶闸管(silicon controlled rectifier, SCR)是最有效率的ESD保护器件之一，能承受较大的瞬态电流，其单位面积的ESD保护能力最强。请参考图1，其为传统的晶闸管结构图。如图1所示，所述晶闸管由PNP晶体管Tl和NPN晶体管T2组成。当Vdd端发生正向ESD脉冲时，N阱与P阱的p-η结反偏，当电压增大使反偏结发生雪崩击穿时，电流经过P阱的电阻，产生压降，使T2导通；T2开启后将导致N阱电阻压降增加，使Tl导通。并且，Tl的集电极是Τ2的基极，Τ2的集电极是Tl的基极，两个晶体管形成正反馈，当晶闸管的增益大于单位增益时，晶闸管内会形成持续的电流通路泄放ESD。由上可见，晶闸管开启电压主要取决于N阱和P阱的反向ρ-η结的击穿电压，开启电压太大是晶闸管的一个缺点，若开启电压大于栅氧化层的击穿电压，将直接导致晶闸管还未开启，但是栅氧化层已被击穿的结果。请参考图2，其为传统的降低开启电压后的晶闸管结构图。如图2所示，(降低开启电压后的)晶闸管，亦称为低触发电压SCR (LVSCR)，在图1所示的晶闸管中的N阱和P阱中间加一个N型注入区，并在此N型注入区与P阱中的N型注入区中间沉积一层多晶硅层，所述多晶硅层接地，由此形成一栅极接地NMOS(GGNMOS)，此时，晶闸管的开启电压接近于GGNMOS的开启电压。实际上，晶闸管存在的另一个重要问题是维持电压低，这样在应用中很容易误触发闩锁效应，故又发展了一些高维持电压和高维持电流的LVSCR，但这些技术都会导致开启电压增大，所以进一步降低SCR的开启电压便很重要。
技术实现思路
本专利技术的目的在于提供一种晶闸管及其版图结构，以进一步降低SCR的开启电压。为解决上述技术问题，本专利技术提供一种晶闸管，所述晶闸管包括:衬底；位于衬底中的N阱和P阱；位于N阱中的第一 N型注入区及第一 P型注入区；位于P阱中的第二 N型注入区及第二 P型注入区；以及位于N阱和P阱之间的第三N型注入区；其中，所述第二N型注入区和第三N型注入区之间形成有栅极结构，所述栅极结构通过电容与第一电平连接，所述栅极结构通过电阻与第二电平连接，所述第一电平高于第二电平。可选的，在所述的晶闸管中，所述栅极结构包括氧化层及位于所述氧化层上的多晶娃层。可选的，在所述的晶闸管中，所述电容由所述多晶硅层及位于所述多晶硅层上的金属层形成。可选的，在所述的晶闸管中，所述多晶硅层与所述金属层之间还形成有介质层。可选的，在所述的晶闸管中，所述金属层为铜金属层或者铝金属层。可选的，在所述的晶闸管中，所述第一 N型注入区与第一 P型注入区之间、第一 P型注入区与第三N型注入区之间、以及第二 N型注入区与第二 P型注入区之间均形成有隔离结构。可选的，在所述的晶闸管中，所述第一 N型注入区上、第一 P型注入区上、第二 N型注入区上、第二 P型注入区上均形成有金属电极。可选的，在所述的晶闸管中，所述第一 N型注入区及第一 P型注入区通过金属电极与第一电平连接，所述第二 N型注入区及第二 P型注入区通过金属电极与第二电平连接。可选的，在所述的晶闸管中，所述第二电平为地电位。本专利技术还提供一种晶闸管的版图结构，所述晶闸管的版图结构包括:衬底区；位于衬底区上的N阱区和P阱区；位于N阱区和P阱区上顺次排列的五个注入区区域；其中，第三个注入区区域与第四个注入区区域之间具有栅极结构区，所述栅极结构区上形成有金属线区。在本专利技术提供的晶闸管及其版图结构中，栅极结构、第二N型注入区(作为源极)和第三N型注入区(作为漏极)形成了一个NMOS结构，当正向ESD发生时，通过电容会将栅极结构端耦合出一个正电位，此时NMOS结构的漏电增加，P阱到第二 N型注入区的漏电流增力口，从而导致P阱电阻压降增大，促进NPN晶体管发射结的导通，进一步使晶体管NPN导通。至此，将触发PNP晶体管导通，使晶闸管开启，这一工作原理可进一步降低晶闸管的开启电压。进一步的，通过电阻和电容形成RC触发电路，可通过控制电阻值和电容值来调节延迟时间，使得栅极结构端耦合出的正电位不会马上接地，延长栅极结构端正电位的时间，进一步控制NPN晶体管的导通，从而调制晶闸管的开启电压。【专利附图】【附图说明】图1是传统的晶闸管结构图；图2是传统的降低开启电压后的晶闸管结构图；图3是本专利技术实施例的晶闸管结构图； 图4是本专利技术实施例的晶闸管的版图结构示意图。【具体实施方式】以下结合附图和具体实施例对本专利技术提出的晶闸管及其版图结构作进一步详细说明。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。请参考图3，其为本专利技术实施例的晶闸管结构图。如图3所示，在本申请实施例中，所述晶闸管I包括:衬底10 ;位于衬底10中的N阱11和P阱12 ;位于N阱11中的第一 N型注入区13及第一 P型注入区14;位于P阱12中的第二 N型注入区15及第二 P型注入区16 ；以及位于N阱11和P阱12之间的第三N型注入区17 ;其中，所述第二 N型注入区15和第三N型注入区17之间形成有栅极结构18，所述栅极结构18通过电容19与第一电平Vdd连接，所述栅极结构18通过电阻20与第二电平Nss连接，所述第一电平Vdd高于第二电平Vss。通常的，所述第一电平Vdd为电源电位，所述第二电平Vss为地电位。在此，所述栅极结构18、第二 N型注入区15 (作为源极)和第三N型注入区17 (作为漏极)形成了一个NMOS结构，当正向ESD发生(即第一电平Vdd端发生正向ESD脉冲)时，通过电容19会将栅极结构18端耦合出一个正电位，此时NM本文档来自技高网...

【技术保护点】
一种晶闸管，其特征在于，包括：衬底；位于衬底中的N阱和P阱；位于N阱中的第一N型注入区及第一P型注入区；位于P阱中的第二N型注入区及第二P型注入区；以及位于N阱和P阱之间的第三N型注入区；其中，所述第二N型注入区和第三N型注入区之间形成有栅极结构，所述栅极结构通过电容与第一电平连接，所述栅极结构通过电阻与第二电平连接，所述第一电平高于第二电平。

【技术特征摘要】

【专利技术属性】
技术研发人员：葛雯，刘梅，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31