株式会社日立制作所专利技术

株式会社日立制作所共有12616项专利

  • 本发明提供一种磁再现头、磁头以及磁存储装置。如果磁阻效应膜的轨道宽度小于等于50nm,则有时产生检测电流的泄漏。上述磁再现头防止这样的检测电流的泄漏,且可靠性以及成品率高。磁再现头(10)具备:下部磁屏蔽层(4);上部磁屏蔽层(2);形...
  • 本发明提供一种半导体器件及其制造方法,在衬底SUB1上形成包含用狭窄的间隙(GP1)隔离开来的栅电极(GE2)和辅助图案(AP2)的导体图案(CP3),然后以将其覆盖的方式而形成栅极绝缘膜用的绝缘膜(GIF2),并在其之上形成抗蚀膜(R...
  • 本发明的课题是实现高可靠动作的相变存储器。本发明的半导体装置具有层叠了由使用硫族化合物材料的存储层和二极管构成的存储单元的结构的存储器阵列,根据所选择的存储单元所处的层变更初始化条件和改写条件。在根据动作选择电流镜电路的同时,利用电压选...
  • 一具有N型和P型陷井区的单片互补半导体器件,其N型和P型陷井区是由介电隔离区从表面延伸到衬底分离开的.陷井区包括在其底部的高掺杂的埋层区,并将陷井中的有源区与衬底区分离开.隔离区比埋层区深.陷井到陷井的隔离是由埋层区和深解电隔离区的结合...
  • 一制造设备具有与其一部分整体安装以至少向工件所在区域供应清洁空气的清洁空气供应装置还具有一在工件的另一侧与清洁空气供应装置相对设置并适于将空气排出设备的排气装置.所以,有可能在正压力下始终向工件区域供应清洁空气,这样,就不会使在设备内、...
  • 在此公开的MOSFET具有一个与源区和漏区的导电类型相同的低杂质浓度的半导体区域,以及与栅极分离的高杂质浓度的源区和漏区,由此减小短沟道效应并提高漏结的击穿电压.
  • 在一个共用的工序中形成了P和N沟道MOS场效应晶体管的P和N型源或漏区的一些接触孔以后,通过这些接触孔至少在N型源或漏区以离子注入法注入一种N型杂质.把此N型杂质退火以形成一个比N型源或漏区为深的N型区.在退火处理期间,以一层绝薄膜覆盖...
  • 本发明公布了一种半导体集成电路器件.该电路器件用改进的(m+n)个输入单元,每个单元都装配有高负载驱动功能元件,将元件布置在单元的周围,并且在该单元内有n个信号输入端,另外还有m个常规信号输入端,一并置入该单元内.
  • 一半导体集成电路器件,在其内部电路的MOSFET的源和漏区是轻掺杂的漏结构,这是为了压制热载流子的出现.而在输入/输出电路中的MOSFET的源和漏区是具有高杂质浓度的掺磷结构,这是为了提高静电击穿电压的.
  • 本发明通过在芯片的电路形成面或在该面附近、或者在芯片的主要非电路形成面或在其附近延伸引线,从而在该芯片之上或其附近延长内引线的长度来改进树脂封装半导体器件中内引线与封装树脂粘合力.
  • 半导体堆由层叠和紧固在一起的GTO可控硅,冷却件和导体构成。半导体堆配置在冷却器内,该冷却器充满了氟利昂液.冷凝器配置在冷却器的上面,通过连通管与冷却器连接,构成一种冷却装置.每个冷却件在GTO可控硅和导体之间有许多小孔.在小孔之间配置...
  • 本发明涉及抗辐射半导体器件,该器件的电特性不会由于辐射而衰变.本发明提出用以构成某种电导类型而掺入半导体内的杂质应选用相应元素的一种同位素,其热中子吸收截面较小的一种,例如,用原子质量数为11的硼原子作为受主杂质,用原子质量数为123的...
  • 本发明的多层布线半导体器件,是在下层金属布线层的侧面形成绝缘材料构成的侧墙,利用该侧墙表面的斜坡形状得以使下层金属布线层侧面的台阶突变趋于缓和,由此结构可以防止上层金属布线层的断裂及蚀刻不干净,防止下层金属布线层出现异常析出小丘,从而获...
  • 本发明披露了有关光电导型摄象管靶的光电导膜的一种结构.此类光电导膜主要由Se制成并在其中央部分掺杂Te而形成.除此,将据认为可以形成俘获Se中电子的深陷阱能级之As,以及通过俘获Se中的电子形成负空间电荷的GaF-[8]等可添加到存在有...
  • 一种需要缓冲电路的半导体组件,具有一个密封容器和放置在该密封容器中包括开关元件和二极管的半导体元件堆,以及放入该密封容器内冷却半导体元件堆的冷却剂,其中,半导体元件堆被分成包括开关元件的第一堆和包括二极管的第二堆.第一堆紧靠着具有连接端...
  • 电流控制半导体器件中,半导体基片一个主表面的基区有许多发射极条状区,第一电流电极与条状区欧姆接触,第二电流电极与基片另一主表面欧姆接触,第一控制电极与条状区一端基区欧姆接触连到控制端,第二控制电极与条状区另一端基区欧姆接触,仅通过基区电...
  • 一个稳压二极管包括一层半导体衬底,在其相对主表面间有p-n-n+[+]或n-p-p+[+]三层,衬底具有负斜面结构,在这一结构中,衬底上形成的pn结端部与主表面平行延伸,在p-n-n+[+]中的p层或n-p-p+[+]中的n层的边缘与衬...
  • 一种与烧结陶瓷基板有很好的粘接性能,电阻或电导值随时间变化很小的厚膜电路,特别是混合集成电路.用下面的配方制作出来了.配方中含有机粘合剂.导电粉和玻璃粉.玻璃粉中含有(按重量计)(10~50)%的PbO(20~60)%的ZnO,同时,B...
  • 所提供的闸门电路断开可控硅具有一块半导体衬底、一个阳极和一个控制极.半导体衬底包含有,连接阳极的P发射层、邻接于P发射层的N基区层、邻接于N基区层且连接控制极的P基区层和邻接于P基区层且连接阴极的N发射层.为了改善其电流截止性能,半导体...
  • 光刻工艺包括在衬底上旋涂保护层并将掩膜图形转移到保护层上而后进行曝光,及在图形被曝光后在衬底上形成该图形.当保护层显影图形因加保护层工艺中的参数的增加或减少而脉动变化时,将参数的值设置到与脉动的极值相符.