【技术实现步骤摘要】
本专利技术涉及一种,特别涉及用于生产高集成电路元件工艺所采用的施,此处在显影图形尺寸方面充许有很小的差异。一种已经在日本专利公开号为155925/1984中公开。根据这种方法,在加保护层之前先进行光敏反应。然而它并没有提到有关保护层膜的理想厚度问题。还有,日本专利公开号为155930/1984,155927/1984和155921/1984中公开了有关形成完好的图形而,但是都没有能指出如何使保护层膜的厚度最佳化。本专利技术的目的是提供一种,它能增加高集成电路元件的生产量而同时降低在硅片上形成的元件显影尺寸的差异。如果保护层膜加得过厚,很少的光射入保护层膜内,而在显影之后尺寸产生变化。这称之为体效应。然而,当使用一个简缩的投影曝光装置时(它采用单一波长的光),由于在保护层膜中光的干涉,保护层表面上的反射率是变化的。因此,干涉使得显影图形的尺寸随着膜的厚度增加按正弦曲线而脉动变化。在这种情况下,显影图形尺寸的差异可通过将保护层膜的厚度设置到某一个值的办法来减小。这个值与一个脉动的极值相应(代表了显影尺寸与保护层膜厚度之间的依赖关系的曲线的斜率等于零的部位)图1示出了根据本专利技术的实施方案保护层的显影尺寸与保护层膜的厚度的依赖关系;图2是保护层的剖面图;图3说明了掩膜图形投影到保护层上的图形;图4是用于解释显影尺寸中差异的分布图;图5示出了保护层显影尺寸与旋涂器旋转数之间相依关系。本专利技术的实施例将联系图1加以描述。可发现当保护层膜的厚度每次增加约10nm时,保护层尺寸(即图2中保护层曲线6的宽度lr,它应与构成线条4和间隔部位5的掩膜图形的线宽度lm理想地相 ...
【技术保护点】
施加光刻保护层的方法包括为衬底施涂保护层的工艺过程,其特征在于上述施加光刻保护层的方法包括:将掩膜图形转移到已涂了保护层的膜上,而后进行曝光的工艺,和当图形被曝光后在衬底上形成图形的显影过程,其中当上述的保护层的显影图形随着上述加保护层工艺中参数的增加或减少而脉动变化时,上述的参数值被设置到某一个值,该值与上述的脉动的极值相对应。
【技术特征摘要】
JP 1985-6-12 126133/851.施加光刻保护层的方法包括为衬底施涂保护层的工艺过程,其特征在于上述施加光刻保护层的方法包括将掩膜图形转移到已涂了保护层的膜上,而后进行曝光的工艺,和当图形被曝光后在衬底上形成图形的显影过程,其中当上述的保护层的显影图形随着上述加保护层工艺中参数的增加或减少而脉动变化时,上述的参数值被设置到某一个值,该值与上述的脉动的极值相对应。2.根据权利要求1的加保护层的方法,其特征为,在上述加保护层的工艺中的参数...
【专利技术属性】
技术研发人员:伊藤铁男,田沼正之,中义之,门田和也,小林一成,
申请(专利权)人:株式会社日立制作所,
类型:发明
国别省市:JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。