抗辐射半导体器件制造技术

本发明专利技术涉及抗辐射半导体器件，该器件的电特性不会由于辐射而衰变．本发明专利技术提出用以构成某种电导类型而掺入半导体内的杂质应选用相应元素的一种同位素，其热中子吸收截面较小的一种，例如，用原子质量数为１１的硼原子作为受主杂质，用原子质量数为１２３的锑Ｓｂ作为施主杂质．当用射线辐照时，该杂质所经受的原子核反应大大小于其它同位素，因而，其杂质浓度变化甚小，所以电特性不会发生变化．（*该技术在2005年保护过期，可自由使用*）

【技术实现步骤摘要】
本专利技术涉及一种半导体器件，具体地说，是针对因辐射作用造成的半导体器件特性退化问题，作了改进的抗辐射半导体器件。 近些年来，由于集成电路技术的发展，半导体器件以微处理机的形式，已显著地扩大应用到办公室自动化或工业电子设备，机器人等方面。 大部分普通半导体集成电路只能在与规定的范围相似的环境条件下正常工作。在有些环境中，诸如在外层空间，那里是超高真空，充满宇宙辐射，或者例如处于原子反应堆周围存在着辐射源的恶劣环境中，半导体器件无法使用。 但是，在构成今后工业的空间技术方面，以及对用于检验原子反应堆工作的机器人，和对用于监测反应堆内部情况的敏感原件来说，非常需要增强其抗辐射性能的半导体器件。 需要应用半导体器件的辐射环境概述如下; (1)外层空间…辐射主要包括质子束和β-射线。这些辐射可分为三类高能粒子的太阳宇宙射线，它们主要是由质子束和少量的α-射线组成;次级辐射，其主要组成部分是能量至少有2mev的β-射线以及能量不低于6Mev的质子;银河系宇宙射线，它由85%的质子和大约15%的α-粒子组成。 (2)原子能反应堆…其辐射中主要包括伽玛射线和中子束(高速中子，热中子)。 现已知道，当射线辐照器件时，半导体器件或半导体集成电路会受到以下几个方面的影响，这些影响与射线的种类因素有关 (1)因辐射引起稳态电离而造成的器件功能退化或损坏，其程度取决于辐射的积分剂量。 (2)因辐射引起非稳态电离而造成的器件功能退化或损坏，或产生一个干扰正常工作的电流，其程度取决于辐射的积分剂量。 (3)由单个粒子，例如α粒子或质子，引起的随机故障。 (4)由高速中子造成的损坏或衰变。 所以，应用在宇宙线，诸如太阳宇宙线，次级辐射和银河系宇宙线作用范围内的半导体器件，或用于原子能装置，诸如核电站和核燃料精炼厂将最好是用一抗辐射的半导体器件，这些器件的特点是对上述射线辐照的影响几乎可忽略不计。以及迫切需要发展这类半导体器件。 在硅MOS(金属-氧化物-半导体)型，或双极型半导体器件，以及在化合物半导体，例如砷化镓器件的基础上已经进行了抗辐射器件的研制工作。但是，这些工作主要是改进工艺，如形成氧化物层的条件;或是改进器件设计，如集成电路的完善化;或是仅仅采取一个措施，如通过监测和故障率找出最佳工作条件。能应用所有的半导体器件的技术尚未得到发展。“IEEE Transaction of Nuclear Science”＜原子核科学的电机和电子工程师学会学报＞V、NS-30，No、6，12，1983，PP、4224-4228公布了按一般的方法在最佳条件下生产的16KMNOS(二进制数字金属氮-氧化物半导体)，EAROM(电可改写只读存贮器)。 本专利技术的目的是提供一种能抗辐射的半导体器件，它在抵御辐射引起的特性退化的能力方面有所改进。 本专利技术的另一目的是提供一种抗辐射半导体器件，该器件在射线辐照时，其特征不衰变。 本专利技术的特点是通过在半导体基体中的一P或n电导型半导体区内掺杂一些具有较小的热中子吸收截面的杂质。 关于热中子吸收截面较小的杂质原子质量数为123的锑(Sb)，可作为n-型杂质，称之为施主杂质;而原子质量数为11的硼(B)，原子质量数为69的镓(Ga)以及原子质量数为113的(In)可作为P-型杂质，即受主杂质。在相应元素的同位素中，它们是具有较小热热中子吸收截面的一种。此外，热中子吸收截面较小的杂质还包括磷(P)和铋(Bi)，它们是施主杂质，以及铝(Al)，是受主杂质，而且元素P，Bi和Al可以与上述元素Sb、B、Ga和In结合起来使用。这些元素将很好的构成一组具有小热中子吸收截面的掺杂杂质。 本专利技术的基本思想如下，在核反应堆附近，有中子辐射的区域里，由于，例如，因中子(n)激发伽玛射线(γ)辐射而造成的(n.γ)原子核反应，或因中子激发α-射线辐射而造成的(nα)原子核反应，导致导体内掺杂杂质元素的原子核发生衰变。其结果是，杂质浓度按上述反应的方式改变，从而得不到所设计的器件特性。因此，如果一种同位素，其原子核反应的截面，对于明显的核反应来说，足够小的话，例如，利用(P，2P)或(n、α)核反应时，那么由于核转变引起的特性恶性就可减轻。这个思想适用于所有的半导体器件。 图1是MOS晶体管的剖面图，它是本专利技术的一个实施例; 图2示出了阈值电压的变化△VTH与硅体内掺入的杂质元素数量Nx之间的关系曲线; 图3是一组计算曲线，示出随热中子辐射时间增加，硼原子数量的变化。 图4是阈值电压的漂移与硅体内硼原子数量间的关系曲线。图上所示的是热中子辐照前的硼原子数量，辐照后硼原子数量减少20%。 图5是复合双极型晶体管的剖面图。它是本专利技术的第二个实施例; 图6是图5所示的复合晶体管的等效电路图; 图7示出了硅半导体中电子、空穴的迁移率和杂质浓度之间的关系; 图8示出了P型和n型硅的电阻率与杂质浓度之间的关系。 参照图1，序号1表示-P型硅衬底，该衬底掺杂有施主杂质，从而形成n型源极1a和n型漏极1b。源极电极2和漏极电极3分别与源极1a和漏极1b保持欧姆接触。在源极和漏极1a、1b之间，在硅衬底1的上，隔着一个氧化硅层沉积了珊极电极4。这样，n沟道MOS晶体管就制作成了。 在此实施例中，硅衬底1中掺杂的是硼，但按照本专利技术的思想，所掺杂的是原子质量数为11的硼。用于形成源极区1a和漏源区1b的施主杂质是P。 众所周知，半导体中的载流子是电子和空穴，它们是通过在高纯单晶中掺杂少量异质元素(杂质元素)的方法产生的。更具体地说，在硅单晶中用周期表中Ⅴ族元素(磷P、砷As、锑Sb或铋Bi)，掺杂时，在导带中就造成一个电子电导，因而制成n型硅。相反，在用Ⅲ族元素(硼B、铝Al 镓Ga或In)掺杂的情况下，产生空穴，所以形成P型硅。 现已采用了几种方法，可使杂质元素掺入到硅晶格中的适当位置 (1)把原来就含有一定数量杂质元素的材料熔化，然后进行晶体生长的方法; (2)把项定量的杂质元素安置在硅晶体表面，在高温下，因浓度梯梯度的作用杂质元素扩散的方法。 (3)把杂质元素离化，并加速，以预定剂量注入到硅中去的方法。通过热处理可使杂质原子运动到适当的晶格位置。 无论应用那种方法，都必须通过监控杂质元素的数量，制备出具有所需特性的硅衬底，显然，需要事先充分考虑到，由于辐射或类似原因，在使杂质元素的数量发生变化时，希望保持不变的电参数将波动，这将成为器件不正常工作的原因。 阈值电压VTH是MOS晶体管的重要参数之一，它与被掺入硅中的杂质元素数量有如下关系 <math><msub><mi>V</mi><mi>T H</mi></msub><mi>=φ</mi><msub><mi></mi><mi>M S</mi></msub><mi>-</mi><mfrac>&l本文档来自技高网...

【技术保护点】
抗辐射半导体器件包括：ａ）一半导体基片，它至少包括一种电导型的掺杂区和一种相反电导型掺杂区。ｂ）电极能相应与上述电导型区以及和反型电导区保持欧姆接触；ｃ）上述两个电导区域中至少有一个是掺杂了决定其电导类型的杂质，该杂质是指相同元 素中热中子吸收截面较小的那种同位素，并经富集化了的。

【技术特征摘要】

【专利技术属性】
技术研发人员：樱井博司，
申请(专利权)人：株式会社日立制作所，
类型：发明
国别省市：JP[日本]