场效应晶体管组成的集成电路和一种可编程序的只读存贮器制造技术

通道较短的场效应晶体管可望用于执行高速的逻缉操作．然而，它们不能承受起（Ｅ）ＥＰＲＯＭ必须运行的较高的编程和抹除电压．在编程周期内上述场效应晶体管均被保持在电流截止状态，其时正好通过逻缉操作将取得的信息记录下来，但是＂快＂晶体管却可承受所谓的较高电压．（*该技术在2005年保护过期，可自由使用*）

【技术实现步骤摘要】
本专利技术是关于集成在半导体片上的逻辑存贮电路的，它有至少一组可抹除的可编程序存贮单元构成的存贮阵列，该阵列由绝缘栅场效应晶体管(MOST′S)所组成的一种控制部件来控制。 不易失的EPROM(可抹除的可编程序只读存贮器)可编程序存贮器和EEPROM(可电抹除的可编程序只读存贮器)型存贮器近来日趋普遍，因为在电子计算机或微处理器中它们具备以一种简单的方式就能编程，抹除和再编程的优点，因此大大增加了引入新程序的灵活性。这类EPROM或EEPROM通常是在半导体片上集成的，多数是与更多的算术部件和控制部件在一起的，后者均为计算机或微处理器的组成部份。 在EPROM或EEPROM上编程，通常需要一个比在半导体片上其余元件运行电压高很多的运行电压，即以略低于构成EPROM或EEPROM半导体区的半导体结反向工作(结击穿)状态时的击穿电压。 为了使编程电压适应其余的半导体元件，尤其是对那些选用作一定得加上一个正确编程电压的存贮单元的半导体元件，可以使用具有较长沟道长度的场效应晶体三级管，事实上沟道长度越长源/漏击穿电压越高。具有10微米沟道长度的场效应晶体管都能承受一个20伏的源极与漏极之间的电压，当沟道长度为2.5微米时，这个电压可降到低于10伏，但是，不幸的是使用具有大的沟道长度的场效应晶体管会影响开关速度，这正是不希望的。 本专利技术的目的在于提供前面提到的那种集成的存贮电路，其中尽管需要一可对存贮矩阵编程的高编程电压，但为了不影响存贮电路的读出速度，还采用了具有(从击穿电压与相应的编写电压看来)较小的沟道长度的晶体管。 根据本专利技术，前面所述的一集成存贮电路的特点是控制部件包括 编程装置，用于给所说存贮矩阵加上一个编程电压，这个编程电压比数个导通状态下的场效应晶体管源与漏之间击穿电压高，但却低于截止状态时的击穿电压。开关装置用于产生和/或保持控制部件中场效应晶体管的电流截止状态，同时保留管子中的逻辑信息。 在本专利技术中利用了场效应晶体管截止时的源/漏击穿电压远比导通时要高出许多这一效应。 利用这些措施的组合一方面能有高的读出速度，而另一方面能使逻辑信息，尤其是用于场效应晶体管存贮部分的选择和一数据信息在这些晶体管处于不导通状态时也能保存下来。那些需承受高存贮编程电压的晶体管在编程周期内应处于不导通状态，也不应改变其所表示的逻辑信息。这就要求一种相应的写/抹逻辑电路和缓存器，用于保留编程周期间的逻辑信息。当加上编程电压之后，必须将该信息与相对高的编程电压保留(例如在双稳态电路中)同样长的时间。即使在该时间内某种干扰信号(地址数据和/或控制信号)发生变化时，该状态也必须保留。 从前述可清楚地看见，所述的专利技术也可能用于不易失读/写存贮器之中(不易失RAM)，这是因为在此类存贮器中亦使用了可编程的晶体管。 除了用于快速电路之外，该方法还有其他优点，即在编程周期内外部总线(数据或地址总线)可随意操作别的电路或准备下一周期时的信息。 现在将通过例子并参照附图对本专利技术作具体介绍，其中 图1至4为本专利技术所用一集成电路的电路图及电压-时间波形。 图5为电路图。 图6为实现本专利技术相应的电压-时间波形图，以及 图7为一探测有无编程电压的电路 图1至4与先有未公开的荷兰专利申请83，04256号的图5至8是一致的。该申请于1983年12月9日申请。为了清楚地理解本专利技术，首先考虑具有EEPROM的逻辑电路。 图一列出EEPROM存贮器部分电路以及与它一起的部分输入/输出电路。存贮单元都是成组的，例如以所示的M11…M18，MN1…MN8，M19…和MN，…按8位(字节)方式组合起来。每个存贮单元含有一存贮晶体管T1，用带箭头的符号代表其浮动栅极，该晶体管用于将其栅极短细小隧道氧化层与该晶体管的漏区偶合。存贮器晶体管的漏区与选择晶体管T2相连接，T2的栅极与字线(14，1)…(14，N)相联，由反相器23来驱动，反相器的输出能达到一高的电压(HV)。后面会介绍这些反相器的结构。通过晶体管T3将晶体管T1的源区统统接地。靠T3方能将一浮动电位加到存贮晶体管的源上。 通过场效应晶体管T4、T5、T6……将(垂直的)位线12，1……12，8和12，9……接到读出线S0…S7上去。晶体管T4、T5、T6……的栅极分别接至Y选择线Y1和Y2等之上，分别再由反相器24，1和24，2等来推动它们。 通过由字线14驱动的晶体管T7和曲线Y1、Y2驱动的晶体管T8一字节中存贮单元所共有的栅极20，1…20，N，均接至P/E线上。 将读出线S0…S7都接到输入/输出块10上去。为了清楚起见在图1中只画出将部件10连到了S0的部分，部件10包括一作为其输入的与非门(NON-AND Sate)其输入端上可加写信号W和数据D。门25的输出接至反相器26，通过它便可将一个高电压加到线S0上去并可将一控制信号加至块27上，块27上向S0供给一低的读出电压Vc。线S0还与用于读取存入信息的电流探测电路28的输入端相联。如果需要，可将读取电压发生器27和电流探测放大器28结合在一公共的电路中。 线P/E与块29相联。它包括有一第一反相器30，该反相器的输入端上有一抹除信号E，反相器30的输出端与第二个反相器31相联，这样便将一高电压HV加至线P/E上。此外，反相器31还接至电压发生器32，根据反相器30所供的输出信号使可通过电压发生器32将读出电压Vc加至线P/E之上。 这里所介绍的存贮器一般都是用电荷泵或电压倍增器来产生所需的编程和/或抹除高压(20左右)的。这对使用普通G-MOS逻辑电路的用户来说是个优点，因为该电路仅需5伏电源电压。因此，对反相器23，24，26以及31都要求特殊的缓冲级使其能承受通过的从正常的逻辑电压(对C-MOS而言为0至5伏)直至一个极高的编程电压。这些缓冲器不从或主要不从电荷泵中提取直流电流。 图2列出高压缓冲器的电路图，它用于在没有直流流动时传送从低到高的电压。根据C-MOS工艺构成的缓冲器连至工作于低电源电压VCC的反相器35。反相器35是个普通的C-MOS反相器，它有一个其源极被接至电源VCC的P沟道晶体管和其个其源极与地相连n沟道晶体管。反相器35的输出C被接至某个反相器的输入端(点A)，该反相器有一个其源极与地相接的n沟道晶管T36和一个其源极与B点相接的P沟道晶体管T37。加到B点的电压可在VCC和VH之间变动(图3)。输出信号可从输出端38上取得。输出端38的输出通过P沟道晶体管T39反馈到结A以使在运动时防止直流电流流经反相器36，37。为了进一步防止电流从A点经反相器35流出(该点由晶体管T39升至一高电压VH)，在A点与反相器35的输出C之间接有一个其栅极41接至VCC的n沟道晶体管T40。 为了进一步解释图2中所示缓冲器的操作原理，图3中列出一加在电路各点上电压时间图。曲线a代表B点处的电压，曲线c代表反相器35输出端C的输出电压，曲线b代表输出电压。例如，在图3中是从反相器输出VCC电压(逻辑1)并将低电源电压VCC加至B点的状态开始的。因为T39是导通的(点38处为0伏)所以晶体管T40截止并且点A处电压为本文档来自技高网...

【技术保护点】
一集成在半导体基片上的逻辑存贮电路，它具有至少一个可抹可编程序的存贮单元矩阵，该矩阵受控于由绝缘栅场效应晶体管（ＭＯＳＴ＇Ｓ）构成的控制部件，特征为：编程装置，用于将一个编程电压加到所述的存贮矩阵上去，该编程电压高于多个处于电流导通状态下的场效应晶体管源漏极之间的击穿电压，但低于其电流截止状态时的击穿电压。以及转换装置，用于产生和／或保持场效应晶体管于电流截止状态，同时将它们的逻辑信息记录下来。

【技术特征摘要】
1、一集成在半导体基片上的逻辑存贮电路，它具有至少一个可抹可编程序的存贮单元矩阵，该矩阵受控于由绝缘栅场效应晶体管(MOST′S)构成的控制部件，特征为编程装置，用于将一个编程电压加到所述的存贮矩阵上去，该编程电压高于多个处于电流导通状态下的场效应晶体管源漏极之间的击穿电压，但低于其电流截止状态时的击穿电压。以及转换装置，用于产生和/或保持场效应晶体管于电流截止状态，同时将...

【专利技术属性】
技术研发人员：卡皮恩斯，哈蒂格林，
申请(专利权)人：皇家菲利浦电子有限公司，
类型：发明
国别省市：NL[荷兰]