本发明提供一种形成具半导体衬底（１０２）之集成电路的方法（９００）。栅极介电质（１０４）系形成于该半导体衬底（１０２）上，并且形成栅极（１０６）于该栅极介电质（１０４）上。形成数个源极／漏极接合面（３０４）（３０６）于该半导体衬底（１０...

本发明揭示一种促进在晶片（４０２）之多层间的覆盖的测量及修正的系统。该系统包括代表在三层或三层以上之晶片（４０２）之间的覆盖的覆盖目标（４０６）及决定存在于该覆盖目标（４０６）覆盖误差之测量组件（４０８），藉以决定在该三层或三层以上之晶...

藉由采用应力衬料增加在Ｓｉ－Ｇｅ装置的晶体管信道区内之载子移动性，于实施例中包括在松弛源极／漏极区上运用高压缩或拉伸应力膜，并且在其它实施例中包括于除去硅化物间隔件后，在Ｐ－信道或Ｎ－信道晶体管的栅极电极（７２）与应变硅源极／漏极区（７...

本发明可在衬底上的特征部位之邻接处形成侧壁间隔物，而不会对该特征部位发生非期望的侵蚀。一个或多个保护层覆盖于该特征部位。在该特征部位之上沉积间隔物材料层，并以各向异性的方式蚀刻该间隔物材料层。在该各向异性蚀刻中，系使用适于选择性地去除该...

藉由在第一晶体半导体区域内形成电介质区域以提供单一衬底上之不同类型的晶体半导体区域。其后，使用晶圆结合技术将第二晶体区域置于电介质区域上。在优选实施例中，伴随电介质区域会在第一晶体层形成隔离结构。更详而言之，可以形成不同晶体方向的晶体半...

一种绝缘体上半导体（ＳＯＩ）装置包含有钙钛矿晶格的介电质材料（５２）层，例如稀土钪酸盐。该介电质材料（５２）通过选定以便具有有效晶格常数，藉此能直接成长具有金刚石晶格的半导体材料（５４）于该介电质（５２）上。该稀土钪酸盐介电质的实施例包...

本发明藉由提供其中包含多个测试垫的测试结构，而可以一种极有效率之方式决定诸如电子迁移率等的受应力及应变影响的电气特性之各向异性特性。此外，该测试垫可在符合个别电路组件的大小尺度之空间分辨率下进行对应力及应变诱发的修改之侦测。

通过提供接点蚀刻终止层，可有效地控制不同晶体管类型的沟道区中的应力，其中可以诸如湿式化学蚀刻、电浆蚀刻、离子植入、及电浆处理等的已为大家接受的工艺得到该接点蚀刻终止层的抗拉应力及压缩应力部分。因此，可得到晶体管效能的显着改善，同时不会大...

通过局部修改根据内嵌闸极技术所形成的晶体管组态之横向包住闸电极结构的介电层的内在应力，可使不同晶体管组件之带电载子移动性个别地调整。特别是，在内嵌闸极结构之晶体管架构中，ＮＭＯＳ晶体管与ＰＭＯＳ晶体管可分别接收伸张与压缩应力。

一种包括具有第一晶向的衬底的半导体装置。第一绝缘材料位于衬底上且多个硅层位于第一绝缘层上。第一硅层包含具有第二晶向和一晶面的硅。第二硅层包含具有该第二晶向和基本上与该第一硅层的晶面垂直的晶面的硅。因为空穴在（１１０）面比在（１００）面具...

在多晶硅栅电极形成具有特定尺寸的间隔件的方法系于选择性外延生长期间保护多晶硅栅电极侧壁。不论间隔件是对称或非对称，本方法均能在严格的对准规格下，用界定多晶硅栅电极图案及图案间隔件的相同特定曝光工具（例如１９３ｎｍ波长之步进扫描式曝光工具...

一种半导体结构包括应力灵敏元件。该应力灵敏元件的特性为表示在该半导体结构内之应力。此外，该半导体结构可以包括电性元件。该应力灵敏元件及该电性元件包括部分共同的结构层。分析仪可以适于确定表示在该半导体结构内的应力的该应力灵敏元件之特性及该...

一种制造集成电路的方法，该方法包括：　　　　在衬底（１２）上提供抗反射涂层（１９）；　　　　在该抗反射涂层上提供光刻胶层（１６）；　　　　图案化该光刻胶层；以及　　　　根据该光刻胶层所定义的第一特点去除该抗反射涂层（１９），该方法的特点...

通过局部地调整Ｎ沟道晶体管及Ｐ沟道晶体管的栅极绝缘层２０５Ａ，２０５Ｂ的阻挡能力，可增强Ｐ沟道晶体管的可靠性及阈稳定性（ｔｈｒｅｓｈｏｌｄ　　ｓｔａｂｉｌｉｔｙ），而仍然可将Ｎ沟道晶体管的电子移动性（ｅｌｅｃｔｒｏｎ　　ｍｏｂｉｌｉｔｙ...

通过在形成金属硅化物之前移除用于形成高度复杂的横向掺质分布的外间隔体１０９，得到与习知工艺兼容的高度工艺兼容性，同时可使接触衬垫层（ｃｏｎｔａｃｔ　　ｌｉｎｅｒ　　ｌａｙｅｒ）１１５的位置更加接近沟道区，从而使得有高效率的应力转移机构可...

本发明揭露了一种具有多个通过场区（１８）分隔彼此的作用区（ａｃｔｉｖｅ　　ｒｅｇｉｏｎ）（１２，１４，１６）的集成电路（１０，２５０）以及一种用于制造所述集成电路（１０，２５０）的方法。在第一作用区（１２）与场区（１８）上形成第一多晶硅...

本发明提供一种绝缘体上半导体（ＳＯＩ）装置（２０）的制造方法。于一个实施例中，本方法包括提供单晶硅衬底（２４），在该衬底上覆有单晶硅层（２２），并以电介质层（２６）将该衬底与该单晶硅层分隔。沉积并图案化栅电极材料（３９）以形成栅电极（４...

通过改进金属线（１１２）的纯度和／或结晶结构，可增进金属线的整体效能，尤其是极度缩小的铜基半导体器件（１００）。金属线的结晶结构的改变可通过产生局部局限加热区域，其为沿着金属线（１１２）长度方向扫描的热处理，及／或包括在真空环境中的加热...

通过修改深漏极和源极区中的垂直掺杂物质（ｄｏｐａｎｔ）浓度，可控制金属硅化物区２１７形成期间的反应行为。为此目的，在金属硅化物界面的目标深度附近形成增加的掺杂物质浓度，从而降低反应速度，并从而改善所得的金属硅化物界面的均匀度。

通过在要以含铜的金属（ｃｏｐｐｅｒ－ｃｏｎｔａｉｎｉｎｇ　　ｍｅｔａｌ）填充的沟槽（１０４）的三个侧壁（１０５５）提供补强层（ｓｔｉｆｆｅｎｉｎｇ　　ｌａｙｅｒ）（１０５），可至少到特定程度补偿低ｋ材料（１０２）的降低的热机械约束（ｃｏ...