一种指令周期是由储存于高速缓存中的指令所决定（５０２），其中该指令周期代表预期将要由处理装置执行的存在于该高速缓存中的序列指令。估计该指令周期的持续时间（ｄｕｒａｔｉｏｎ），并且非预期用于该指令周期期间的处理装置的一个或多个组件可被挂起...

本发明说明一种装置（３００）与方法，用以根据指令的位置来预取信息，该指令在其执行期间造成高速缓存遗漏（ｃａｃｈｅｍｉｓｓ）。该欲存取之预取信息系根据先前与目前高速缓存遗漏信息来决定。例如，根据先前高速缓存遗漏的信息被储存在数据记录处以作...

本发明提供以扇区为编排基准的冗余结构，可在同时操作期间，使用多个冗余列的存储单元在双库存储装置中进行维修作业。该同时操作存储装置包含多个冗余存储区块（１８），配置这些冗余存储区块以定位在上库（２０）及该滑动下库（２２）中。该冗余存储区块...

一种包含形式为对称式多重处理系统的多个紧密耦合的处理器架构。特殊的耦合机制可让该多处理器架构有效率地平行地以推测方式执行多个执行线程。操作系统一般负责安排各执行线程在一多处理器系统中的各可用处理器间的执行时程。平行多线程执行的一个问题在...

一种包含存储器存取控制器的计算机系统，该存储器存取控制器在系统自举期间使用非系统内存存储资源。计算机系统包括微处理器、系统内存和经一个或多个总线而连接至微处理器的多个外围设备。系统控制器和外围总线控制器控制这些总线。许多外围设备控制器包...

一种高速缓存（１４）对预测路线响应而提供输出字节。另外，可由预测路线读取标记，而由非预测路线仅读取部分标记。在输入地址的标记部分比较标记，而在输入地址的相对应部分标记部分比较部分标记。若在预测路线上未检测到命中，则使用部分标记比较结果。...

一处理器１０采用一存储至加载转送（ＳＴＬＦ）预测器６０，该ＳＴＬＦ预测器６０可指示配发的加载作业对一存储作业之一相依性。针对在一先前执行期间干扰了加载作业的执行之一存储作业，而指示该相依性。因为指示了与存储作业有关的相依性，所以不会将加...

一种支持处理模式的处理器，在该模式中，地址长度是大于３２位，而该操作数的长度可以是３２或６４位。该位地址长度可以额定为６４位，但是在处理模式的多种不同实施例中，在该处理模示中，可以配置超过３２位的地址长度，可多到且包含６４位。处理模式的...

一个支持第一处理模式的处理器，在该模式中，地址长度是大于３２位。该位地址长度可以额定为６４位，但是在该第一处理模式中，也可以配置任何超过３２位的地址长度，可多到包含６４位。第一处理模式的建立方式为：将在控制用寄存器中的致能指示置于致能状...

本发明说明具有冗余内容可寻址内存（ＣＡＭ）电路（１０６）的闪存。该闪存能够用第二内存单元代替无效内存单元。闪存包含内存单元的主要阵列（１１８、１２０、１２２、１２４、１３４、１３６、１３８、１４０）、内存单元的冗余阵列（１２６、１２８、...

一种转译后备缓冲器（ＴＬＢ）清除滤波器。于一个具体实施例中，中央处理单元包含ＴＬＢ用于储存最近地址转译。ＴＬＢ清除滤波器监视内存区块，由该内存区块，地址转译已经于ＴＬＢ中加载及高速缓存。ＴＬＢ清除滤波器配置以侦测内存中是否有任何基层地址...

本发明提供了一种于具有处理器控制电压值的系统中提供决定电源开启电压的方法及装置。在一实施例中，该系统包含直流－直流转换器、处理器及选择电路；该直流－直流转换器接收来自该选择电路的单一或多个电压设定信号并且提供具有由该电压设定信号所指定的...

一包括有一寄存器档案及一与该寄存器档案连接的执行核心的中央处理单元。该寄存器档案包括一标准寄存器集及一扩充寄存器集。该标准寄存器集包括多个标准寄存器，且该扩充寄存器集则包括多个扩充寄存器。该执行核心用以提取并执行指令并接收该中央处理单元...

本发明提供一种用于时钟脉冲正向系统Ｉ／Ｏ的有效时钟脉冲起始和停止之装置。该装置可包含有缓冲器（２０５），耦接成可从数据源接收输入信号。此缓冲器是利用由数据源所提供之第一时钟脉冲信号（１１０）计时。此缓冲器系建构成因应第一时钟脉冲信号储存...

一种用于监视和控制电源管理资源（１６）的系统和方法。在一个实施例中，一个电源可管理资源，譬如于计算机系统中的总线，可共享于多个电源可管理装置（２１Ａ～２１Ｃ）之间。一个资源监视器（２５）亦可耦合到电源可管理资源。资源监视器可配置用以监视...

排程器发送指令运算以供执行，但是亦保留该指令运算。若特定的指令运算后来发现需要非臆测执行，该特定的指令运算仍然储存在排程器内。接着判定该特定的指令运算已经变成非臆测的（透过在该特定的指令运算之前的指令运算的发送及执行），该特定的指令运算...

公布了一种总线桥（１０２），其包含具有改良的存储器请求仲裁机制的存储器控制器（２１０）。存储器控制器（２１０）接收各种请求以对主存储器（１０４）进行读取或写入。在一特定实施例中，存储器控制器（２１０）可经配置而将这些进入的请求分类为页面...

本发明提供一种用于在两个时钟域内同步化跳跃模式及初始化使数据能够在两个时钟域之间做数据转移的时钟跳跃缓冲区（５０）的系统及方法。在一个实施例里，电路包括一对对准侦测单元（７１、７２）、同步重置单元（７３）、跳跃模式产生器（７４）、计数器...

一种防止软件侵权的系统和方法。在一个具体实施例中，本系统可以包含具有硬件组件（１０）与软件组件（１０１，３００）的装置。此硬件组件可以有第一软件组件（１０１）储存在内。此第一软件组件可以让硬件组件运行，可以是在降低功能性的情况下。第二软...

本发明提供一种用于在计算机系统中执行多级中断方案的系统和方法。总线设备１３０与总线控制器２００可以连接到计算机系统中的共用总线１２４，该总线包含一中断线，其用于与该总线连接的各总线设备。可以设置总线设备１３０以传递取决于给定中断的中断优...