用于同时操作闪存的双端口内容可寻址内存制造技术

本发明专利技术说明具有冗余内容可寻址内存（ＣＡＭ）电路（１０６）的闪存。该闪存能够用第二内存单元代替无效内存单元。闪存包含内存单元的主要阵列（１１８、１２０、１２２、１２４、１３４、１３６、１３８、１４０）、内存单元的冗余阵列（１２６、１２８、１３０、１３２、１４２、１４４、１４６、１４８）及冗余内容可寻址内存电路（１０６）。冗余内容可寻址内存电路（１０６）包含多个的双端口内容可寻址内存级（２００）。每一个内容可寻址内存级（２００）包含内容可寻址内存单元（２０２）、连接内容可寻址内存单元（２０２）的写入数据总线（２０４）及连接内容可寻址内存单元（２０２）的读取数据总线（２０６）。内容可定址内存单元（２０２）储存关于主要阵列（１１８、１２０、１２２、１２４、１３４、１３８、１４０）里的无效内存单元的位置的资料。无效内存单元需要以冗余阵列（１２６、１２８、１３０、１３２、１４２、１４４、１４６、１４８）里的第二内存单元来代替。写入数据总线（２０４）反应写入选择信号（ＷＳＥＬｍ）产生来自内容可寻址内存单元（２０２）的资料。该写入选择信号（ＷＳＥＬｍ）表示写入操作在主要阵列（１１８、１２０、１２２、１２４、１３４、１３８、１４０）里的内存单元位置来执行。读取数据总线（２０６）反应读取选择信号（ＲＳＥＬｍ）产生来自内容可寻址内存单元（２０２）的资料。该读取选择信号（ＲＳＥＬｍ）表示读取操作在主要阵列（１１８、１２０、１２２、１２４、１３４、１３８、１４０）里的内存单元位置来执行。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体存储装置，尤其涉及用于同时操作闪存的双端口内容可寻址内存。
技术介绍
快闪随机存取内存(RAM)，更一般众知为闪存，是一种非挥发性储存的形式，是使用具有浮闸的存储单元设计。高电压作用在存储单元输入端以写入或储存电荷于浮闸上，或从浮闸擦除或移除电荷。该写入藉由热电子转移而发生，以置放电荷于浮闸上，而擦除利用的Fowler-Nordheim穿隧，是由电子贯穿薄介电材料而减少电子电荷在浮闸上的数量。擦除一个单元使得该单元的逻辑值成为“1”，而写入该单元使得逻辑值成为“0”。除了写入或擦除操作之外，闪存同样操作随机存取只读存储器(ROM)。习知上，包含闪存储存单元及支持逻辑/电路的闪存芯片，是藉由制造复晶硅及第一和第二金属层于基板上的半导体材料层及内联机层而产生。当众多包含较多或较少层的集成电路制造技术可适用于此闪存制造时，将可提升该技术的价值。冗余核心单元阵列用来代替主要或正规阵列的无效存储核心单元。内容可寻址内存(CAM)电路可用以辅助于冗余代替上。冗余内容可寻址内存(CAM)单元储存关于无效存储单元的位置的数据，以便存储单元的冗余阵列可用以代替主要阵列的无效存储单元。典型上在顾客或用户使用前，存储单元阵列的效能及准确性乃经由制造业者所测试。当适当的依照该测试阶段时，冗余内容可寻址内存单元会擦除及写入无效存储单元的位置。对于内容可寻址内存电路及架构的重设计以处理日益增多的系统效能标准及组件密度，较新的技术，例如同时读取及写入操作闪存，则呈现有利的机会。在闪存方面，实现更多有效能的冗余内容可寻址内存电路及架构将是合乎需要的。附图说明图1为依据本较佳实施例的内存的方块图；图2为依据图1的内存，包含主要阵列及冗余阵列的典型核心单元阵列；第3图为依据第1图的内存的典型内容可寻址内存(CAM)级及伴随的输出电路的电路图；图4为依据图1的内存及图2的典型核心单元阵列，说明典型内容可寻址内存级阵列及伴随的输出电路的方块图；图5为说明结合图2的典型核心单元阵列的垂直阵列的内容可寻址内存级的典型群集的方块图；图6为依据图2的内存的具有分享输出电路的内容可寻址内存级的典型群集的电图路。具体实施例方式冗余核心单元阵列用来代替主要或正规阵列的无效存储核心单元。内容可寻址内存(CAM)电路可用以辅助于冗余代替上。冗余内容可寻址内存单元储存关于无效存储单元的位置的数据，以便存储单元的冗余阵列可用以代替主要阵列的无效存储单元。典型上在客户或使用者使用前，存储单元阵列的效能及准确性乃经由制造业者所测试。当适当的依照该测试阶段时，冗余内容可寻址内存单元会擦除及写入无效存储单元的位置。在内存里的核心单元可能是字节或字符可寻址。若特定操作在主要阵列执行，将提供该操作地址。在存取主要阵列的内存单元位置之前，该地址与关于无效内存单元位置的地址资料比较。若该地址符合无效内存单元群集的位置，该地址再指向冗余阵列。该操作接着在冗余阵列执行。若该地址不符合无效内存单元的群集的位置，则该地址作用在主要阵列，并且该操作在主要阵列执行。典型上用冗余阵列内存单元代替主要阵列内存单元对内存的使用权是无接缝且透明化的。对于内容可寻址内存电路及架构的重设计以处理日益增多的系统效能标准及组件密度，较新的技术，例如同时读取及写入操作闪存，则呈现有利的机会。现今于此描述的较佳实施例在内存里，例如闪存，实现更有效率的冗余内容可寻址内存电路及架构。内容可寻址内存单元配置储存关于无效内存单元在主要核心单元阵列的位置的资料。典型上，该无效内存单元需要藉由冗余阵列里的内存单元来代替。如同主要核心单元阵列的操作地址所寻址，储存在内容可寻址内存的资料也可相关联而不论内存单元是否需要藉由冗余阵列里的内存单元来代替。既然个别的内容可寻址内存单元或内容可寻址内存单元的群集能够储存资料以决定是否操作地址指向在核心单元阵列里的无效存储的位置，以及既然操作地址可以用于读或写的操作，那么通常在预期上会要求个别的内容可寻址内存单元或内容可寻址内存单元的群集对特定区域的每个操作来各别储存资料。然而藉由同时操作，读取及写入的操作需避免在同一组同时执行。此外，同时读取及写入操作的限制基准也会使用。因此，依据所示的最佳实施例，储存关于核心单元阵列的无效内存单元的位置的资料的个别双端口内容可寻址内存单元或内容可寻址内存单元的群集，可以在读取操作期间及写入操作期间来存取。由于在同时读取及写入操作上受限制，内容可寻址内存单元或单元组可以接受存取而无关于个别内容可寻址忆体单元或内容可寻址忆体单元群组的同时存取。藉由这项设计，内容可寻址内存单元的双重性质可以发挥同时操作以改善内容可寻址内存单元布局的效能并减少组件数目及外围电路。今参考图1，其为根据现今较佳实施例的内存100的方块图。在说明的实施例里，用来储存数字资料的内存100乃配置成由互补式金氧半导体(Metal-oxide-semiconductor，MOS)集成电路所形成的闪存。然而，内存100也可成为任何其它适当的形式，并且事实上于此描述的原理也可用于任何其它适当的电路在同时操作容许双端口内容可寻址的架构内。内存100包含核心单元阵列102、解码器104、地址缓冲电路108、冗余内容可寻址内存电路106、控制逻辑电路110以及感测放大器及输出电路112。控制逻辑电路110连接解码器104、地址缓冲电路108以及感测放大器及输出电路112。控制逻辑电路110产生一系列读取及写入选择操作信号RSEL、WSEL，并且将信号分送至解码器104及冗余内容可寻址内存电路106。最好，为了内存100，控制逻辑电路110分送时序及其它控制信号。核心单元阵列102包含多个存储单元，每一个存储单元配置用以储存数据。在某些应用上，每一个存储单元可储存单一资料位；在其它应用上，每一个存储单元可储存两个或两个以上的资料位。核心单元阵列102的存储单元可为字节或字符可寻址，并且藉由在地址缓冲电路108的对应地址来存取。在现今较佳实施例里，存储单元依照数据字符存取，且该地址对应于唯一数据字符。在其它实施例里，每一个内存单元具有唯一地址，该地址是由解码器104来译码。最好，解码器104包含行或x-地址译码逻辑及位线或y-地址译码逻辑。最好，藉由触发多个字符线中的一个字符线，解码器104的x-地址译码逻辑对于来自地址缓冲电路108所提供的地址信号ADD产生响应，而每一个字符线则伴随核心单元阵列102之一行。在响应字符线的触发里，伴随该字符线的内存单元开启并开始汲入电流。为了适当地开启内存单元，字符线必须藉由相当的电位差来改变，例如3.0至4.0V。最好，解码器104的y-地址译码逻辑将适当的核心单元阵列102的位线与感测放大器及输出电路114连接一起。y-地址译码逻辑对于来自地址缓冲电路108的地址ADD产生响应，以译码来自核心单元阵列102的多个位线里的选择的位线。感测放大器及输出电路114感测位在核心单元阵列102的选择内存单元里的电流，并且决定一个或多个储存在选择存储单元的资料位的二位状态。藉由位在内存100的输出以使用内存100外部的感测放大器电路114，电路112产生受感测的最好为资料字符的内存单元资料。其余未呈现于图1的电路，提供写入、读取、检验本文档来自技高网...

【技术保护点】
一种能够用第二内存单元代替无效内存单元的内存，该内存包括： 内存单元的主要阵列； 内存单元的冗余阵列；以及 冗余内容可寻址内存（ＣＡＭ）电路，该电路包括多个双端口内容可寻址内存级，该每一内容可寻址内存级包括： 内容可寻址内存单元以储存关于在主要阵列里的无效内存单元的位置的资料，该无效内存单元需要以冗余阵列里的第二内存单元来代替； 连接该内容可寻址内存单元的写入数据总线，以反应于写入选择信号，产生来自内容可寻址内存单元的资料，该写入选择信号表示写入操作在主要阵列里的内存单元位置来执行；以及 连接该内容可寻址内存单元的读取数据总线，以反应于读取选择信号，产生来自内容可寻址内存单元的资料，该读取选择信号表示读取操作在主要阵列里的内存单元位置来执行。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：阿里阿尔夏玛，李克莱凡地，
申请(专利权)人：先进微装置公司，
类型：发明
国别省市：US[美国]