半导体装置以及制造包括多堆栈混合定向层之半导体装置之方法制造方法及图纸

一种包括具有第一晶向的衬底的半导体装置。第一绝缘材料位于衬底上且多个硅层位于第一绝缘层上。第一硅层包含具有第二晶向和一晶面的硅。第二硅层包含具有该第二晶向和基本上与该第一硅层的晶面垂直的晶面的硅。因为空穴在（１１０）面比在（１００）面具有更高的迁移率，而电子在（１００）面比在（１１０）具有更高的迁移率，故可藉由选择具有某晶面定向的硅层而增进半导体装置的效能。此外，提供形成半导体装置的方法。绝缘体上硅结构键合至第二硅衬底，该绝缘体上硅结构包括有第一绝缘层形成于其上的、具有第一晶向的第一硅衬底，以及位于该第一绝缘层上的具有第二晶向和晶面的第一硅层。该第二硅衬底具有第二晶向和一晶面以及形成于其上的第二绝缘层。该第二硅衬底包括通过注入氢离子至该第二硅衬底而产生的缺陷线。该第二硅衬底的晶面定向为基本上与该第一硅层的晶面垂直。该第二硅衬底沿缺陷线分裂和移除而在绝缘体上硅结构上留下第二绝缘层和第二硅层。通过选择性蚀刻绝缘体上硅结构至不同晶向的硅层、在蚀刻的区域生长选择性外延硅层、以及接着以化学机械研磨方式平坦化绝缘体上硅结构，而可接着形成多个具有不同晶向的装置在单一、平面的绝缘体上硅结构上。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术是关于半导体装置以及制造半导体装置的方法，更详而言之，是关于包括绝缘体上硅(silicon-on-insulator，简称SOI)技术的改良半导体装置。
技术介绍
在半导体产业中持续研发之重要目标为在增加半导体效能的同时减少半导体装置的功率消耗。诸如金属氧化物半导体场效晶体管(MOSFET)的平面型晶体管(planar transistor)特别适合用于高密度集成电路。当MOSFET以及其它装置的尺寸减小时，该装置的源极/漏极区域、沟道(channel)区域、以及栅极电极的大小亦减小。具有短沟道长度持续更小的平面型晶体管的设计需要提供非常浅的源极/漏极结(junction)。浅结需要避免注入的掺杂物侧向扩散至沟道内，因为此种扩散不利地造成漏电流(leakage current)以及不佳的击穿(breakdown)效能。通常在短沟道装置中可接受的效能需要深度为1000埃()等级或更小的浅源极/漏极。绝缘体上硅(SOI)技术允许形成高速、浅结装置。此外，SOI装置通过减少寄生结电容(parasitic junction capacitance)而改进效能。在SOI衬底中，本文档来自技高网...

【技术保护点】
一种半导体装置，包括：具有第一晶向的衬底（１８）；位于该衬底（１８）上的第一绝缘层（１４）；以及位于该第一绝缘层（１４）上的多个硅层，其中，第一硅层（４２）包含具有第二晶向和一晶面的硅，以及第二硅层（２５）包含具有该 第二晶向及基本上与该第一硅层（４２）的晶面垂直的晶面的硅。

【技术特征摘要】
【国外来华专利技术】US 2004-12-8 11/006,7471.一种半导体装置，包括具有第一晶向的衬底(18)；位于该衬底(18)上的第一绝缘层(14)；以及位于该第一绝缘层(14)上的多个硅层，其中，第一硅层(42)包含具有第二晶向和一晶面的硅，以及第二硅层(25)包含具有该第二晶向及基本上与该第一硅层(42)的晶面垂直的晶面的硅。2.如权利要求1所述的半导体装置，其中，该第一硅层(42)和第二硅层(25)由绝缘区域(48)所隔开。3.如权利要求1所述的半导体装置，还包括位于该衬底(18)上的第三硅层(40)。4.如权利要求3所述的半导体装置，其中，该第三硅层(40)通过绝缘区域(48)而与该第一硅层(42)和第二硅层(25)隔开。5.如权利要求4所述的半导体装置，其中，MOSFET(60，62，58)形成在该第一硅层(42)、第二硅层(25)及第三硅层(40)的各层。6.一种形成半导体装置的方法，包括下列步骤提供绝缘体上硅结构，该绝缘体上硅结构包括第一绝缘层(14)形成于其上的、具有第一晶向的第一硅衬底(18)，以及具有第二晶向和位于该第一绝缘层(14)上的晶面的第一硅层(19)；提供具有该第二晶向和一晶面的第二硅衬底(20)以及形成在该第二衬底上的第二绝缘层(24)，其中，该第二硅衬底(20)包括通过注入氢离子至该第二硅衬底(20)中所产生的缺陷线(22)；经由该第二绝缘层(24)和该第一硅层(19)而键合该第二硅衬底(20)至该绝缘体上硅结构，以使该第二硅衬底(20)的晶面定向为基本上与该第一硅层(19)的晶面...

【专利技术属性】
技术研发人员：AM韦特，JD奇克，
申请(专利权)人：先进微装置公司，
类型：发明
国别省市：US[美国]