用于ARC材料的减小CD的蚀刻工艺制造技术

一种制造集成电路的方法，该方法包括：　　　　在衬底（１２）上提供抗反射涂层（１９）；　　　　在该抗反射涂层上提供光刻胶层（１６）；　　　　图案化该光刻胶层；以及　　　　根据该光刻胶层所定义的第一特点去除该抗反射涂层（１９），该方法的特点在于该去除包括提供聚合气体，由此使在该抗反射涂层中的该特点具有缩小的关键尺寸。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术是关于集成电路(IC)的制造。更特定地，本专利技术是关于用于 形成集成电路特点的关键尺寸(critical dimension, CD)縮小工艺。
技术介绍
半导体装置或集成电路(IC)可包括数百万个如晶体管之装置。超大 型积体(ULSI)电路可包括互补金属氧化物半导体(CMOS)场效应晶体 管(FET)。虽然习知系统及工艺具有制造数百万个装置在IC上之能力， 仍然需要进一步縮小IC装置的特点尺寸，而因此增加IC上之装置数。IC关键尺寸小型化的一限制为传统微影工艺(lithography)。通常投 影微影系关于在多种介质间图案转印(pattern transfer)的工艺。根据传统 投影微影，硅薄片(晶圆)系均匀地涂布有辐射敏感之薄膜或涂层(光刻 胶)。经由介于中间之原版样板(掩膜(mask)或光罩(retide))，使曝光辐 射源照射表面之选定区域以形成特定图案。辐射可为光，例如紫外光、 真空紫外光(VUV)、以及深紫外光(deepUV)。辐射亦可为X-光辐射、 电子束辐射等。縮小关键尺寸的传统方法依靠微影工艺的改良。该等改良耗费时 间且昂贵，时常需要昂贵的新装备。即使本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种制造集成电路的方法，该方法包括在衬底(12)上提供抗反射涂层(19)；在该抗反射涂层上提供光刻胶层(16)；图案化该光刻胶层；以及根据该光刻胶层所定义的第一特点去除该抗反射涂层(19)，该方法的特点在于该去除包括提供聚合气体，由此使在该抗反射涂层中的该特点具有缩小的关键尺寸。2. 如权利要求1所述的方法，特征还在于根据该抗反射涂层而蚀刻该衬底上的绝缘、导电或半导电的层(82,54)。3. 如权利要求2所述的方法，特征还在于该縮小的关键尺寸为间隔。4. 如权利要求1、2或3所述的方法，特征还在于该聚合气体包括CH2F2 或CHgF中的至...

【专利技术属性】
技术研发人员：P·L·琼斯，M·S·常，S·A·贝尔，
申请(专利权)人：先进微装置公司，
类型：发明
国别省市：