本发明公开了一种三维叠层集成电路装置，包括：至少第一、第二、第三及第四接触层的一叠层，位于一互连区域；各该接触层包括一导电层及一绝缘层；第一、第二、第三及第四导电体穿过该多个接触层的该叠层的部分；该第一、第二、第三及第四导电体分别与该第...

一JFET结构包括具有一第一端子的一第一JFET及与所述第一JFET相邻的一第二JFET。两个JFET共享所述第一端子，且所述第一端子在每一JFET的闸极之间。所述JFET亦提供至少一调谐旋钮以调整夹止电压，且提供一调谐旋钮以调整所述J...

本发明公开了一种三维存储器结构及其操作方法，该三维存储器结构包括多个叠层结构垂直形成于衬底上、多个电荷捕捉复合层位于该多个叠层结构外围、多个超薄通道、和一介电层填充于超薄通道外和叠层结构之间。各叠层结构包括相连接的底部栅极，多个栅极和栅...

本发明是有关于一种非挥发性记忆体及其制作方法。该非挥发性记忆体包括栅极结构、掺杂区、电荷储存层以及第一介电层。栅极结构配置于基底上。栅极结构二侧的基底中具有凹陷。栅极结构包括栅介电层与栅极。栅介电层配置于基底上，且栅介电层与基底之间具有...

本发明公开了一种半导体结构及其制造方法。该半导体结构包括多个叠层结构以及多个接触结构，其中各叠层结构包括多个导电条与多个绝缘条，导电条与绝缘条交错设置(interlaced)，各接触结构分别电性连接于各叠层结构；接触结构包括一第一导电柱...

本发明公开了一种半导体结构及其制造方法。该半导体结构包括一第一掺杂区、一第二掺杂区以及一栅极结构；第一掺杂区具有一第一导电型，第二掺杂区形成于第一掺杂区中，并具有相对于第一导电型的一第二导电型；栅极结构形成第一掺杂区和第二掺杂区上；栅极...

本发明公开了一种半导体元件、其制造方法及其操作方法。半导体元件包括一衬底、一第一阱(well)、一第二阱、一第一重掺杂区(heavily dopingregion)、一第二重掺杂区、一第三重掺杂区以及一电极层。第一阱和第二阱设置于衬底上...

本发明公开了一种用于高电压静电放电防护的双向双极型结晶体管及其制作方法、包含该双向双极型结晶体管的电路，该双向双极型结晶体管包含一衬底、一N+掺杂埋层、一N型阱区、和两个P型阱区。该N+掺杂埋层可以邻近于该衬底而被设置。该N型阱区可以围...

本发明公开了一种半导体装置及其制造方法与操作方法。半导体装置包括衬底、掺杂区域与叠层结构；掺杂区域位于衬底中；叠层结构位于衬底上；叠层结构包括介电层、电极层、固态电解质层与离子供应层。

本发明公开了一种半导体元件及其制造方法。半导体元件包括一衬底、一外延层、一第一阱、一第二阱、一第三阱、一第一重掺杂区、一第二重掺杂区、一注入区及一导电层。外延层设置于衬底上。第一阱位于外延层内。第二阱位于外延层内。第三阱位于外延层内，并...

本发明公开了一种半导体结构及其制造方法，制造方法包括以下步骤：于衬底上形成排列的半导体单元；于半导体单元上形成材料层；于半导体单元上形成第一图案化掩模层；第一图案化掩模层具有掩模开口对应半导体单元的一部分并露出材料层；移除掩模开口露出的...

本发明公开了一种三维(3D)存储器装置及其制造方法，该三维存储器装置是根据导电柱阵列与多个图案化导电体层，图案化导体层包括：左侧与右侧导电体，而左侧与右侧导体邻接在左侧与右侧界面区中的柱体。在左侧与右侧界面区中的存储器元件由可编程过渡金...

本发明公开了一种EPI工艺以新式应用低压架构用于双向高压ESD防护的双向双载子晶体管(BJT)。一种双向静电放电(ElectrostaticDischarge，ESD)防护装置可包括一衬底、一N+掺杂埋层、一N型阱区以及两个P型阱区；该...

一静电放电保护电路与一输入垫连结并用来散逸静电放电电流。其中该静电放电保护电路包含一具有第一导电型的基板，一位于该基板中并具有第二导电型的第一井，与一位于该第一井中并具有第一导电型的第二井。所述的保护电路进一步包含一位于该第一井中的二极...

本发明公开了一种介电电荷捕获存储单元阵列以及用于其中的编程、读取、擦除操作的方法，方法包括将位储存于邻近存储单元的电荷捕获区；位信息被储存于第一存储单元的第一电荷捕获区以及第二存储单元的第二电荷捕获区；将电荷储存于邻近存储单元的两个电荷...

本发明提供许多不同的实施例以增加在多模总线上的许多引脚上同一方向进行数据传输的传输速度。该总线具有在该总线上传输的多个数据传输引脚。该总线也具有芯片选择引脚，以指示在该集成电路与另一集成电路之间是否正在进行通讯。该总线还具有时钟引脚。该...

本发明是有关于一种半导体装置及其制造方法。其中该半导体装置被一层状结构所定义，该层状结构包含：一第一介电层；一数据储存层,设置于该第一介电层之上；以及一第二介电层，设置于该数据储存层之上，该层状结构实质上形成该半导体装置的一外层，举例来...

半导体结构具有一第二部分，所述第二部分的一侧具有一附加物，且所述附加物沿着第二部分的的纵向突出。所述的半导体结构进一步包含一闸极线与所述第二部分的的纵向平行，其中闸极线的长度与第二部分的的纵向长度等长。

本发明是有关于一种栅极结构及其制造方法。该栅极结构具有被一间隔网络所定义的多个栅极。其字元线密集区内的字元线间隔具有气隙，其字元线密集区外的字元线间隔实质上没有气隙。并且可将一金属硅化层设置于该栅极结构的该些栅极上。同时本发明还提供了一...