本发明公开了一种用于改善存储器读取速率的存储器装置及方法，该存储器装置包括一存储单元阵列、与该存储单元阵列耦接的多个感测放大器、接收该多个感测放大器中相应感测放大器的输出的多个输出数据线、以及配置以施加一预充电电压在该输出数据在线的多个...

一程序化一NAND闪存的方法，包含一预先提升阶段安排用来提高一被选取内存晶胞的信道电压与一在预先提升阶段后导入的提升阶段，其中所述预先提升阶段至少包含将一位线施加偏压至一第一电压，将一串选择晶体管加偏压至一第二电压，以及将所述串选择晶体...

本发明公开了一种互连接触结构及其制造方法，该制造方法包括形成由多个半导体接触垫构成的一叠层，半导体接触垫耦合于一电路的各个有源层。半导体接触垫包括多个外周围，各个外周围具有一侧壁，侧壁耦合于各个有源层。杂质是沿着外周围注入以形成多个外周...

本发明公开了一种偏压提供电路、存储区段控制器与存储器电路。偏压提供电路位于存储区段控制器内，且存储区段控制器用于存取存储器电路中的一个存储区段。偏压提供电路包含：第一开关，其是维持导通状态；第一电流路径，包含：第二开关，其是根据第一直流...

一种横向双重扩散式金属氧化物半导体晶体管,包括衬底、第一阱区、漏极区、第二阱区以及源极区。衬底具有第一导电型杂质，具有第二导电型杂质的第一阱区，位于部分衬底中。漏极区位于第一阱区中。具有第一导电型杂质的第二阱区，位于部分衬底中。源极区位...

本发明公开了一种反及闪存及其热载子生成和写入方法，存储器元件被叙述成包括一具有多个存储单元的三维阵列，此一阵列具有多层存储单元的阶层，阶层中的存储单元由多条字线和多条位线所存取。控制电路被耦接到这些字线和这些位线。控制电路是用于通过热载...

本发明是有关于一种半导体装置及用以制造半导体装置的方法。其中半导体装置具有阻隔半导体层，用以将植入物渗透入阻隔半导体层下方的半导体层的量降至最低。阻隔半导体层可以具有较细或较小尺寸的晶粒及/或较低浓度的掺杂物，以将植入物渗透入阻隔半导体...

本发明公开了一种集成电路装置及其制造方法，该集成电路装置包括一衬底，衬底包括一第一区与一第二区。一凹处形成于第一区中。一具有交替排列的多个有源层与多个绝缘层的叠层沉积在凹处中。叠层包括一特定绝缘层，特定绝缘层具有一第一厚度，其中第一厚度...

本发明公开了一种半导体装置及其制造方法与操作方法。半导体装置包括衬底、深阱、第一阱、第一掺杂电极区、第二掺杂电极区以及高截止电压通道区。衬底具有第一导电型。深阱位于衬底内，并具有与第一导电型相反的第二导电型。第一阱位于深阱内，并具有第一...

本发明公开了一种存储器电路及其操作方法，该存储器电路具有一字线驱动器及一控制电路，字线驱动器接收一第一电压参考信号、一第二电压参考信号以及一输入信号，字线驱动器具有耦接至一字线的一输出端。控制电路将输入信号输入至字线驱动器的输入端以被设...

本发明公开了一种用于电流控制的半导体装置及其制造方法，该半导体装置包括：其中延伸自该源极接点的一第一金属层的一部分、延伸自该源极接点的一第二金属层的一部分、延伸自该漏极接点的该第一金属层的一部分、以及延伸自该漏极接点的该第二金属层的一部...

本发明公开了一种由阵列阶层隔开的装置阶层中具有译码装置的存储器装置及其制造方法。该存储器装置具有存储器阵列与外围电路，而存储器阵列形成在阵列阶层，外围电路包括译码装置与其他外围电路，而外围电路形成在装置阶层中。存储单元阵列具有一边缘，边...

本发明公开了一种高压ED NMOS元件嵌入高压横向NJFET及其制造方法，该高压ED NMOS元件嵌入高压横向NJFET包含一高压(HV)n型金属氧化物半导体(NMOS)嵌入HV结栅极场效应晶体管(JFET)的半导体装置被提供。根据第一...

本发明公开了一种三维叠层半导体装置及其制造方法。此制造方法包括以下步骤：提供N层叠层结构；各个叠层结构包括一导电层及一绝缘层；提供一第一光刻胶层；以第一光刻胶层为掩模，刻蚀P-1次此些叠层结构；提供一第二光刻胶层；以第二光刻胶层为掩模，...

本发明公开了一种包含叠层式存储器结构的存储器及其操作方法，该包含叠层式存储器结构的存储器包含响应一编程指令而在一特定多位地址处在一多存储单元叠层中的多个目标存储单元中编程数据的控制器电路；所述电路受配置以将在所述多存储单元叠层中的一多存...

本发明公开了一种三维相变化存储器装置及其制造方法，该三维相变化存储器装置用以在每个存储单元中储存多位；存储单元是以多个电阻的非重叠范围所代表，电阻的非重叠范围是以存储单元中的相变化存储材料的不同的非晶相厚度来建立。一存取阵列可位于多个导...

本发明公开了一种操作多位存储单元的方法，该方法对具有多位的存储单元的存储器，一次施加一个单脉冲序列或于单通道内。例如，利用具有对多目标编程位阶的编程验证步骤的一递增脉冲编程序列，对多个具有多位的存储单元进行编程。通过这些技术，所需的编程...

本发明公开了一种具有三维与非门阵列的快闪存储装置及其操作方法。操作三维p型通道与非门阵列的技术包括选择性编程、选择性(位)擦除以及区块擦除。选择性编程偏压安排包括进行带对带热电子注入以提高选择的存储单元的阈值电压。选择性擦除偏压安排包括...

一静电放电保护电路与连结于一第一垫以及一第二垫之间，在一正常操作状态下，施加于第一垫的电压较施加于第二垫的电压为高。静电放电保护电路包含一具有第一导电型的基板；一位于基板中并具有第二导电型的第一井，其中第一井与第一垫耦接；一由第一井包围...

本发明是有关于一种非易失性记忆体结构，包括基底、多个堆叠结构、多个第一导电型掺杂区、至少一第二导电型掺杂区、导体层及第一介电层。堆叠结构设置于基底上，且各个堆叠结构包括电荷储存结构。第一导电型掺杂区分别设置于对应的电荷储存结构下方的基底...