本发明公开了一种于一应用中取代一集成电路存储装置的方法，包含：提供一个组态为与具有一第一存储装置识别码的一第一集成电路存储装置型态兼容的系统；提供一个不具有第一存储装置识别码的第二集成电路存储装置型态；组态该第二集成电路存储装置型态具有...

本发明公开了一种多阶存储器的操作方法，包括对存储器的控制栅极任一侧的衬底中的掺杂区施加低于标准读取电压的第一读取电压，以判断第一储存位置与第二储存位置的电平是否皆为最低电平。利用本发明，在可避免读取干扰对读取操作造成影响的情况下读取第一...

一种垂直沟道存储器，包括一衬底、一沟道、一覆盖层、一电荷捕捉层、一第一端及一第二端。沟道凸出于衬底上，覆盖层设置于沟道上，覆盖层与沟道实质上具有相同宽度。电荷捕捉层设置于覆盖层及沟道的两垂直表面上。栅极设置于电荷捕捉层上，并位于沟道的两...

本发明是有关于一种图案化的方法。首先，在基底上形成材料层。然后,在材料层上形成灰化层。接着,在灰化层上形成图案化转移层。之后,以图案化转移层的补偿层为掩模,来图案化灰化层，以形成图案化灰化层。继之，以图案化灰化层为掩模，来图案化材料层。...

本发明公开了一种相变化存储器、其写入方法及其读取方法。相变化存储器具有多个存储单元。写入方法包括以下步骤：施加至少一加压脉波以老化这些存储单元的至少其中之一；施加一起始脉波至相变化存储器的所有的存储单元，以降低各个存储单元的阻抗；施加一...

本发明公开了一种双模晶体管装置及其操作方法，该双模晶体管装置包括半导体基材。装置的半导体基材包括通道区、邻近于通道区的第一侧的P型终端区(作为源极或漏极)，以及邻近于通道区的第二侧的N型终端区(作为源极或漏极)。栅极绝缘材料设置在半导体...

本发明公开了一种半导体电路，包括一控制电路、一输出级电路和一保护电路。其中，该输出级电路具有一输出端点并电性连接至该控制电路，该输出级电路包括一第一横向扩散MOS晶体管(LDMOS)及一第二LDMOS；该保护电路包括一第一双载子接面晶体...

本发明公开了一种具有低导通电阻的金属氧化物半导体装置及其制造方法，由一漂移区中的一掺杂浅漏极注入所定义的半导体装置，特别是一种延伸漏极金属氧化物半导体(ED-MOS)装置。举例而言，一延伸漏极n通道金属氧化物半导体(ED-NMOS)装置...

本发明是有关于一种非易失性记忆胞及其制造方法。该非易失性记忆胞，包括基底、电荷储存结构以及穿隧介电层。其中基底中具有隔离结构，定义出主动区。电荷储存结构位于主动区上。电荷储存结构的底部宽度实质上等于主动区的宽度，电荷储存结构的侧壁与基底...

本发明是有关于一种记忆元件及其制造方法。该记忆元件包括基底、多个绝缘结构、多条位线、多个介电层、多对电荷储存结构以及多条字线。所述基底中具有多个沟渠，各沟渠沿第一方向排列。所述绝缘结构位于所述沟渠中。所述位线位于所述绝缘结构下方的所述基...

本发明公开了一种集成电路装置及制造半导体与存储器装置的方法，该制造方法包括在衬底上形成多个交错的有源层与绝缘层，其中有源层包括有源材料；刻蚀交错的有源层与绝缘层，以定义多个有源层带叠层；刻蚀完成后，引发有源层带内晶体成长。衬底可包括具结...

本发明是有关于一种记忆装置及其制造方法。该记忆装置包括一基板、一记忆材料层、一第一介电层、一第一栅极层、一第二栅极层以及一源极/漏极区。其中，基板具有一凹槽，记忆材料层形成于凹槽的一侧壁上。第一介电层、第一栅极层和第二栅极层填充于凹槽中...

本发明公开了一种非易失性存储器结构及其制造方法，该半导体结构的控制栅极作为接收该半导体结构的一操作电压的字线；该半导体结构具有一第一掺杂区域及一第二掺杂区域，及在该第一掺杂区域与该第二掺杂区域之间的一通道，其中该通道沿着第一方向具有一第...

本发明公开了一种半导体结构及其制造方法，该结构包括一衬底上的多个叠层带及所述多个叠层带上的多个导电线。所述多个叠层带及所述多个导电线彼此正交地配置且一导电衬垫形成于其之间。一第一空隙填充两个邻近叠层带之间的空间且位于所述导电线之下，其中...

本发明是有关于一种绝缘结构及其形成方法。该绝缘结构，包括一沟槽。沟槽位于一基板中。沟槽的一侧壁具有一第一斜面以及一第二斜面。第一斜面位于第二斜面上。第一斜面的斜率不同于与第二斜面的斜率，且第一斜面的一长度大于15纳米。

本发明公开了一种非易失性存储系统，包括：一位线和与位线相关联的多个存储单元，多个存储单元与所述位线相关联，并以串联方式耦合。所述存储系统进一步包含与所述存储单元相互通信的一个控制电路，其中所述控制电路编程一个从存储单元选取的所述标靶单元...

本发明公开了一种多层储存单元(MLC)的非易失性存储器于编程前根据预先设定的编码表(coding table)来变换阈值电压分布的方法。所述方法包含分组多个储存单元，所述储存单元预先设定具有相同的第一位电压，因而在相同主状态下；接着，如...

本发明公开了一种NAND阵列的操作方法及计算机可读取的非暂时性储存媒体，是说明支持非易失性存储器的减少编程干扰的技术。一种三维/二维NAND阵列包括多个分页，其分为多个分页组。允许存取在三维NAND阵列的一擦除区块中的多个分页组的一第一...

本发明公开了一种存储器装置机器操作方法，针对一阵列的存储单元的阵列，包括在此阵列中的存储单元的可擦除区块，提供一种区块擦除操作的方法。此方法包括维持此阵列的可擦除区块的多个子区块的状态数据。状态数据表示子区块目前是否可存取的以及子区块是...

本发明是有关于一种内连线结构及其形成方法。该内连线结构,其包括基底、第一介电层、扩散层及导体层。第一介电层配置于基底上且具有至少一开口。扩散层配置于第一介电层的表面中。导体层配置于开口中。本发明还提供了一种内连线结构的形成方法。本发明所...