本发明公开了一种半导体装置及其操作方法，该半导体装置包含多个有源位条状物，在该多个有源位条状物中，一端处连接耦合到一接垫，在另一端处通过一导线而相连。该装置包含多个存储单元相交于多个有源位条状物与多个字线上。该装置包含多个位串选择结构，...

本发明公开了一种具有存储器的集成电路及其操作方法，该具有存储器的集成电路，可以在连续运作(例如读取)间，以较少的等待时间操作。在一第一时间，一第一操作指令完成于一集成电路的一存储器阵列。在一第二时间，一第二操作指令开始于该存储器阵列。介...

本发明是有关于一种编程记忆胞的方法与装置。该编程记忆胞的方法，包括施加一编程电压至一记忆胞阵列中的一被选择记忆胞，以及施加一邻近通过电压至一邻近记忆胞，该邻近记忆胞相邻于该被选择记忆胞，增加该编程电压以编程该被选择记忆胞，增加该邻近通过...

本发明公开了一种在衬底不同深度有接触着陆区的装置的形成方法及3‑D结构，该3‑D结构是使用上述方法所制造，包括在不同深度的有源层的一叠层，此叠层具有多个接触着陆区于一接触区开口内个别的有源层上。多个层间导体各包括于接触区开口内延伸至一接...

本发明公开了一种具有一高电压区及一低电压区的半导体结构包括：一基板，其为一第一导电类型，容纳所述高电压区及所述低电压区。一电阻，位于所述基板上，连接所述高电压区及所述低电压区，且所述电阻实质上驻留于所述高电压区中。所述结构进一步包括：一...

本发明公开了一种差异逻辑至实体的方法与系统，该方法包括将该数据组的一原始版本储存在具有一第一写入速度的一第一非易失性存储器，并且将该数据组的变更储存在具有一第二写入速度的一第二非易失性存储器中的一第一变更用数据组，以及读取原始版本与该变...

本发明公开了一种用于编程包含多个区块的非易失性存储器的方法及装置，每一区块包含多个区域，每一区域包含至少一页，以及每一页包含多个存储单元;该方法包括对照一损坏的区域表而确认该多个区域的一当前区域，以决定该当前区域是否损坏;该损坏的区域表...

本发明公开了一种针对页缓冲器输出端中的错误计数问题的侦测电路及侦测方法，计数状态电路在电性上会耦接至对应的位状态存储器元件上，位状态存储器元件会选择性的储存耦接至一存储器阵列的一位线上的位状态。位错误状态是指至少为通过(PASS)以及错...

本发明公开了一种具有相变元件的存储器单元及其形成方法。为了形成一个具有相变元件的存储器单元，一开孔是形成通过一绝缘体到达一底电极，且一相变材料是沉积在覆盖开孔的绝缘体表面上。一限制结构形成在相变材料上面，所以相变材料在被加热至熔化时扩张...

本发明公开了一种层间导体结构及其制造方法。一衬垫叠层耦接于个别电路的有源层，以形成内连导体结构。呈多列的层问导体在X方向上延伸，并在叠层中与对应的衬垫接触于着陆区。相邻的列的层问导体问在Y方向上彼此分隔，该Y方向垂直于X方向。同一列的层...

本发明公开了一种具有源极和漏极的非易失性存储器结构及其制造方法。该非易失性存储器结构包括一衬底和在所述衬底上的一介电层；所述非易失性存储器结构可进一步包含一栅极在介电层上，它可以是一个浮动栅极；在漏极侧上有一凹陷且极接近介电层的底部角落...

本发明公开了一种电阻式存储器装置结构与其制造方法，制造方法包括以下步骤：提供一底电极，底电极包括一金属；形成一存储层于底电极上；存储层包括一第一层与一第二层，第一层包括金属氧化物，第二层包括含氮的金属氧化物；形成一顶电极于存储层上。

本发明公开了一种3D阵列的大马士革半导体装置及其形成方法，于此半导体装置中，互补的字线或位线的构造包括位于间隔开的隆起部之间大高宽比的沟道的大马士革特征，沟道的大马士革特征是沿第二方向延伸。大马士革导体可利用双图案化的掩模来刻蚀亚光刻的...

本发明是有关于一种半导体元件及其制造方法。该半导体元件包括一基板、多个掺杂条(doping strips)、一记忆材料层、多个导电镶嵌结构(conductive damascene structure)以及一介电结构。掺杂条形成于基板内...

本发明是有关于一种半导体装置与其制造方法。该半导体装置，包括一绝缘结构。该绝缘结构形成于一沟渠中。该绝缘结构具有一覆盖氧化层与一基底氧化层，该基底氧化层容纳该覆盖氧化层。该绝缘结构的顶面为平面。一氧化工艺将氮自绝缘结构的一顶部移除，使该...

本发明公开了一种于崩溃时具有减少漏电流的半导体装置及其制造方法，该半导体装置具有：一阱；一p阱注入，至少部分被此阱界限在衬底之内；一导电层，配置在衬底上；一高电压n-(HVN-)掺杂阱，被注入在p阱注入中；一高电压p掺杂(HVPD)阱，...

本发明公开了一种半导体元件及其制造方法与操作方法。半导体元件包括一衬底、一第一阱(well)、一第一重掺杂区(heavily doping region)、至少一第二重掺杂区、一栅极层、一第三重掺杂区以及一第四重掺杂区。第一阱设置于衬底...

本发明是有关于一种记忆元件及其制造方法。该记忆元件包括第一介电层、T型栅极、二电荷储存层以及二第二介电层。其中第一介电层配置于衬底上。T型栅极配置于第一介电层上且具有上部栅极及下部栅极，二空隙分别存在于下部栅极的两侧以及上部栅极与衬底之...

本发明是有关于一种侦测半导体装置的方法及系统、半导体装置及其制造方法。其提供用以检测在半导体、半导体装置或基板中的缺陷的方法及系统。也提供具有新形测试图案及/或设计的半导体、半导体装置或基板。其中具有多个线路图案的半导体、半导体装置或基...

本发明公开了一种相变化存储器及其读取方法，该相变化存储器包括：一相变化存储单元；一参考电路，产生一参考电压与一钳位电压；以及一电流供应电路，接收该钳位电压以形成一单元电流流经该相变化存储单元以形成一单元电压，该单元电压用以配合该参考电压...