本发明公开了一种叠层3D存储器及其制造方法，该存储器可包括多个存储区块，包括一第一区块和一第二区块设置于第一区块之上。一隔离层设置于此结构中，并位于第一区块和第二区块之间以隔离第一区块和第二区块的存储核心中的多个垂直导体。存取导体位于存...

本发明公开了一种接触窗结构及其形成方法，该阶梯式接触窗结构的形成方法，包括：形成一由多个有源层与多个绝缘层交替的叠层，此叠层包括一第一子叠层与一第二子叠层，各子叠层的有源层被这些绝缘层分开；各子叠层的有源层包括一上边界有源层；一子叠层绝...

本发明公开了一种芯片对数据库的影像检测方法，可选择整个晶圆中欲检查的各芯片位置。在此方法中，先选择一晶圆中欲检查的多个芯片位置中的多个检查区域，再取得所述检查区域的实际影像，并对所述实际影像的位置进行译码。然后，对所述实际影像进行影像萃...

本发明公开了一种集成电路及其操作方法，该集成电路包括一叠层结构及一导电结构；叠层结构包括一导电条纹；导电结构位于叠层结构上方，并电性连接至导电条纹；导电结构与导电条纹在不同组的对应点之间根据基轴具有不同的间隙距离。

本发明公开了一种存储器及其制造方法，该存储器包括一衬底、多个包括相互交替的半导体层和第一绝缘层的位线叠层、一存储器层、多个第二绝缘层、以及多个串行选择结构。位线叠层是平行配置在衬底上方。位线叠层各具有相对的二个侧壁。存储器层是配置在位线...

本发明公开了一种集成电路及其制造方法与操作方法。集成电路包括一叉状构造与一第一导电结构。叉状构造包括一柄部分与从柄部分延伸的分支部分。叉状构造包括一叠层结构与一介电层。介电层介于第一导电结构与柄部分的叠层结构之间。

本发明公开了一种横向漏极金属氧化物半导体元件及其制造方法，该横向漏极金属氧化物半导体元件包括一阱区、一体区域、一源极区、一漏极区、一栅极结构、一浅沟道隔离结构以及一埋层，具有第二导电类型的阱区位于一衬底中，具有第一导电类型的一体区域位于...

本发明公开了一种三维半导体装置及其三维逻辑阵列结构。三维半导体装置，包括一阵列结构、一周边线路结构及一三维逻辑阵列结构。阵列结构具有Y个第一接点。这些Y个第一接点位于阵列结构的一侧。Y是介于MN-1至MN之间。Y、M及N为自然数。M大于...

本发明公开了一种具有供高压侧操作用的隔离结构的超高压半导体及其制造方法。该半导体装置，特别是超高压金属氧化物半导体装置，是由一漏极区中的一掺杂梯度结构所界定。譬如，一超高n型金属氧化物半导体装置是由漏极区中的n-掺杂梯度结构所界定。n-...

本发明公开了一种用于三维装置具有多个垂直延伸的导体的装置及制造方法，三维(three dimensional，3D)电路中的导体可透过两段式刻蚀处理来形成。此3D电路包含具多个垂直延伸于高长宽比沟道之中的水平线。此处理包括：提供一衬底，...

本发明公开了一种浅沟道隔离结构及其制造方法。该制造方法包括下列步骤：提供半导体基材，其中半导体基材包括第一多晶硅层与刻蚀停止层，第一多晶硅层具有第一导电型，刻蚀停止层位于第一多晶硅层之上；刻蚀半导体基材以形成浅沟道；形成填充氧化层于浅沟...

本发明公开了一种半导体装置及其制造方法。半导体装置包括一衬底以及一叠层结构。叠层结构垂直形成于衬底上。叠层结构包括多个导电层及多个绝缘层，导电层与绝缘层系交错设置(interlaced)。其中导电层的至少其中之一具有一第一掺杂段及一第二...

本发明公开了一种存储器装置及其制造方法。该存储器装置包括在一阵列层级晶粒中的一存储单元阵列，此阵列包括多个子阵列，每一个子阵列包括各自的数据线；存储器装置亦包括多个页面缓冲器，用于一页面缓冲器层级晶粒中的对应的子阵列；存储器装置亦包括多...

本发明公开了一种进阶修正方法。该方法包括：提供目标布局图形；接着，以修正模型修正目标布局图形，以取得修正图形；之后，对修正图形进行仿真模拟，以取得模拟轮廓；其后，在模拟轮廓上建立多个离标评估点，再比较仿真轮廓与目标布局图形，并取得各个离...

本发明公开了一种半导体装置及其制造方法。半导体装置包括一衬底、一第一掺杂区(doping region)、一第一阱(well)、一第一重掺杂区(heavily doping region)、一第二重掺杂区、一第三重掺杂区以及一电阻元件。...

本发明公开了一种存储装置及其制造方法。该存储装置包括一衬底、一三维存储阵列(3Dmemory array)、一周边电路(periphery circuit)以及一导电连接结构(conductive connection structur...

本发明公开了一种半导体装置及其制造方法。半导体装置包括一半导体衬底、一栅结构、一第一掺杂接触区、一第二掺杂接触区与一阱掺杂区。栅结构具有相对的一第一栅侧边与一第二栅侧边，并配置在半导体衬底上。第一掺杂接触区具有一第一导电型，并形成于栅结...

本发明公开了一种包括载子供应的半导体阵列排列，是透过一空穴载子供应用于一存储器的薄膜晶体管基材存储装置。空穴载子供应可包括具有一第一端和一第二端的一二极管。一NAND串行由一第一末端上的一第一开关耦接于一位线，一第二末端上的一第二开关耦...

本发明公开了一种半导体装置及其操作方法。该半导体装置包括一第一掺杂区、一第二掺杂区、一第一掺杂接触、一第二掺杂接触、一第一掺杂层、一第三掺杂接触与一第一栅结构；第一掺杂区具有一第一导电型；第二掺杂区邻接于第一掺杂区，并具有相反于第一导电...

本发明公开了一种集成电路装置，其包括一存储器阵列，该存储器阵列包含多条位线与，多条参考线，多条存取栅极字符线，及多条存储栅极字符线，所述存储单元包含各自的存取晶体管及存储晶体管，该存取晶体管具有存取栅极，而该存储晶体管具有存储栅极，存取...