本发明公开了一种存储器装置及存储器管理方法，以管理包括多个物理存储器区段的存储器装置。基于使用规格将逻辑存储器空间分类成多个分类。基于多个分类以及物理存储器区段的使用统计，将多个物理存储器区段配置至对应的逻辑地址。数据结构是被维持记录逻...

本发明是有关于一种非挥发性记忆体及其制造方法。此非挥发性记忆体包括衬底、穿隧介电层、浮置栅极、多个保护层、控制栅极以及栅间介电层。衬底具有主动区。穿隧介电层配置于主动区中的衬底的表面上。浮置栅极配置于穿隧介电层上。多个保护层分别配置于浮...

本发明公开了一种存储器装置及其中电荷捕捉结构的形成方法，此方法包括下述步骤：形成一栅极氧化物与栅极电极于一半导体基板上；在栅极氧化层上执行底切刻蚀；在一含氮环境中进行回火；在栅极氧化层的两侧建立数个漏斗状开口部；在基板表面上共形地形成电...

本发明公开了一种晶圆夹具，包括一第一夹合件及一第二夹合件。第一夹合件包括一第一板体及连接于第一板体的一第一夹爪。第二夹合件位于第一夹合件的一侧，且包括一第二板体及连接于第二板体的一第二夹爪。第一夹合件与第二夹合件适于相对移动，以夹持或释...

本发明公开了一种具有存储器阵列的集成电路及其操作方法，该集成电路包括有源条的半导体装置；有源条叠层选择结构于有源条叠层的第一端与第二端之间电性耦接有源条叠层，并选择有源条叠层的特定几个用于操作；依据被选择供读取的存储单元，耦接至相对焊垫...

本发明公开了一种复原多个存储单元的阵列的方法、电子装置及控制器。复原多个存储单元的阵列的方法包括以下步骤。判断一复原控制信号是否已被接收。若复原控制信号已被接收，则执行一保持检查程序以识别位于高阈值状态的存储单元的至少一位的一阈值电压分...

本发明公开了一种半导体结构，包括多个叠层块以及多个导电线。此些叠层块系平行且接续排列，各叠层块由相对的二个指状垂直栅极结构组成。指状垂直栅极结构包括阶梯状结构及多个位线叠层，阶梯状结构与位线叠层垂直，且相对的二个指状垂直栅极结构的位线叠...

本发明公开了一种存储器装置与其操作方法，存储器装置的操作方法包括下列步骤：产生频率信号，其中频率信号包括多个脉冲；传送控制命令与数据地址；依据频率信号中的多个脉冲的上升缘与下降缘，撷取控制命令与数据地址；依据控制命令与数据地址存取存储器...

本发明公开了一种储存装置及其操作方法，该储存装置的操作方法包括以下步骤：首先，自第一储存单元的目标地址读取第一数据；接着，通过辅助单元，检查目标地址是否对应于储存在第二储存单元中的第二数据；若目标地址对应于第二数据，辅助单元依据第二数据...

本发明公开了一种半导体结构及其制造方法，该半导体结构包括一第一叠层结构；第一叠层结构包括一第一叠层部、至少一第二叠层部及至少一第三叠层部；第一叠层部沿着一第一方向设置；第二叠层部连接第一叠层部并沿着一第二方向设置，第二方向垂直该第一方向...

本发明公开了一种升压电路包括：一电源轨，用以提供一供应电压；一开关晶体管，控制一升压信号的输出，升压信号由开关晶体管的源极输出；以及一时序及电压控制电路，用以产生一待被施加至开关晶体管的栅极的等化(EQ)信号。EQ信号具有一电平，此电平...

本发明公开了一种三维存储器阵列的串选择线及其制作方法，该三维存储器阵列的串选择线包括：介电基底、串选择线结构、第二导电层和氧化层。串选择线结构位于介电基底上，包括交替堆栈的多个介电层和多个第一导电层。第二导电层，覆盖串选择线结构的侧壁和...

本发明公开了一种存储器架构与其操作方法，操作方法应用于包括一晶体管与一电阻式存储器元件的一电阻式存储单元。该操作方法包括：于一编程操作时，一编程电流通过该晶体管与该电阻式存储器元件，以使得该电阻式存储器元件的一电阻状态由一第一电阻状态改...

本发明公开了一种集成电路装置及其制造方法，该集成电路装置包括一组朝一第一方向延伸的平行导体以及多个层间连接器；这些导体包括一组位于不同导体上的导电接触区域，这些导电接触区域定义一接触平面，导体延伸在接触平面下方。一组接触区域定义一条与第...

本发明公开了一种半导体装置及其制造方法，该半导体装置的制造方法包括：提供一衬底，此衬底具有多个有源层；形成多个孔洞(BLC holes)穿过多个有源层；填充绝缘材料(OX seals)于孔洞，以形成多个填充孔洞。孔洞位于有源层上，因此在...

本发明公开了一种装卸治具，用于装卸半导体机台的腔室中的承载座，其中承载座具有多个第一固定孔，装卸治具包括结合装置、多个固定件及至少一把手。结合装置具有对准第一固定孔的多个第二固定孔。固定件用于穿设在相对准的第二固定孔与第一固定孔中，以将...

本发明公开了一种储存对应于数据的错误更正码的存储器装置及其操作方法。该方法包括在第一编程操作期间针对对应数据写入延伸错误更正码，延伸错误更正码包括错误更正码以及从错误更正码导出的延伸位。该方法包括，将错误更正码设定为在第一编程操作之前的...

本发明公开了一种存储器阵列结构与其操作方法与制造方法。该存储器阵列结构包括一环形电路图案、一阵列区以及一接触区；环形电路图案包括多条字线；阵列区包括一第一阵列、一第二阵列及多条位线；第一阵列包括一部分字线、一第一接地选择线与一第一串行选...

本发明公开了一种存储器的集成电路及其操作方法，该存储器的集成电路包括第一数据驱动电路以及传输晶体管。第一数据驱动电路耦接第一节点。第一节点的电压电平包括第一电平以及第二电平。传输晶体管耦接于第一节点与第二节点之间。第二节点的电压电平为第...

本发明公开了一种三维叠层半导体结构及其制造方法，三维叠层半导体结构，包括：多个叠层形成于一衬底上、至少一接触孔垂直形成于这些叠层其中之一、一导电体形成于接触孔内、一电荷捕捉层至少形成于这些叠层的侧壁处。其中的一叠层包括一多层柱体包括多层...