存储器装置与其操作方法制造方法及图纸

本发明专利技术公开了一种存储器装置与其操作方法，存储器装置的操作方法包括下列步骤：产生频率信号，其中频率信号包括多个脉冲；传送控制命令与数据地址；依据频率信号中的多个脉冲的上升缘与下降缘，撷取控制命令与数据地址；依据控制命令与数据地址存取存储器装置中的存储器。

【技术实现步骤摘要】
存储器装置与其操作方法
本专利技术是有关于一种存储器装置与其操作方法，且特别是有关于一种具有双传输速率的存储器装置与其操作方法。
技术介绍
近年来，消费性电子产品(例如：智能型手机、平板计算机、数码相机...等)的快速发展，使得厂商对于存储器装置的需求也急速增加。在操作上，存储器装置除了可以提供大量的数据储存以外，存储器装置的传输速度与读取效能也将影响电子产品的整体运作。换言之，存储器装置已成为电子产品中的一个重要元件。因此，如何提升存储器装置的传输速度或是读取效能，已是存储器装置在设计上的一重要课题。
技术实现思路
本专利技术提供一种存储器装置与其操作方法，利用频率信号的脉冲的两边缘来撷取控制命令与数据地址，进而有助于提升存储器装置的传输速度与读取效能。本专利技术的存储器装置，包括存储器、频率产生器与控制器；频率产生器产生包括多个脉冲的频率信号；存储器装置传送控制命令与数据地址至控制器。此外，控制器依据频率信号中的多个脉冲的上升缘与下降缘撷取控制命令与数据地址，并依据控制命令与数据地址存取存储器。另一方面，本专利技术的存储器装置的操作方法包括下列步骤：产生频率信号，其中频率信号包括多个脉冲；传送控制命令与数据地址；依据频率信号中的多个脉冲的上升缘与下降缘，撷取控制命令与数据地址；依据控制命令与数据地址存取存储器装置中的存储器。基于上述，本专利技术利用频率信号的脉冲的两边缘来撷取控制命令与数据地址，藉此，存储器装置将可利用双传输速率来传送控制命令与数据地址，进而有助于提升其传输速度与读取效能。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。附图说明图1为依据本专利技术一实施例的存储器装置的示意图。图2为依据本专利技术一实施例的存储器装置的操作方法流程图。图3为依据本专利技术另一实施例的存储器装置的操作方法流程图。图4为依据本专利技术一实施例的用以说明存储器装置的信号时序图。图5为依据本专利技术另一实施例的存储器装置的操作方法流程图。图6为依据本专利技术另一实施例的用以说明存储器装置的信号时序图。【符号说明】100：存储器装置110：存储器120：频率产生器130：控制器140～160：接脚CSB：芯片选择信号SI／SIO0：接脚150所传送的信号SO／SIO1：接脚160所传送的信号SCLK：频率信号S210～S240：用以说明图2实施例的各步骤S310、S320：用以进一步地说明图3实施例的步骤P1～P31：脉冲CM4：控制命令AD4：数据地址DT4：存储器数据S510～S540：用以进一步地说明图5实施例的步骤CM41、CM42：控制命令的位群组AD41、AD42：数据地址的位群组DT41、DT42：存储器数据的位群组具体实施方式图1为依据本专利技术一实施例的存储器装置的示意图。参照图1，存储器装置100包括存储器110、频率产生器120与控制器130，且存储器装置100具有多个接脚140～160。其中，频率产生器120电性连接至控制器130，且控制器130电性连接在接脚140～160与存储器110之间。此外，存储器装置100的接脚140用以传送芯片选择信号CSB。其中，控制器130会依据芯片选择信号CSB的电平切换至致能模式或是禁能模式。此外，存储器装置100的接脚150为存储器装置100的一输入／输出端口，并用以传送信号SI／SIO0。相似地，存储器装置100的接脚160为存储器装置100的另一输入／输出端口，并用以传送信号SO／SIO1。其中，所述的信号SI／SIO0与信号SO／SIO1可例如包括控制命令、数据地址、存储器数据...等。图2为依据本专利技术一实施例的存储器装置的操作方法流程图。以下请同时参照图1与图2。如步骤S210所示，频率产生器120用以产生一频率信号SCLK。如步骤S220所示，存储器装置100可透过至少一接脚传送一控制命令与一数据地址。亦即，存储器装置100可采用串行传输的方式来与外部装置沟通。此外，如步骤S230所示，控制器130会依据频率信号SCLK中的多个脉冲的上升缘与下降缘来撷取控制命令与数据地址。再者，如步骤S240所示，控制器130将依据控制命令与数据地址来存取存储器110。例如，控制器130会依据控制命令而决定对存储器110进行一特定操作，例如：读取操作、写入操作...等。此外，控制器130会依据数据地址选取存储器110中的一存储区块，进而对存储器110中的该存储区块进行所述特定操作。例如，控制器130可依据控制命令而决定对存储器110进行读取操作，进而依据数据地址从存储器110中的一存储区块读取出一存储器数据。此外，控制器130也可依据控制命令而决定对存储器110进行写入操作，进而依据数据地址将一数据写入至存储器110的一存储区块。值得一提的是，针对控制命令与数据地址，控制器130都是利用脉冲的两边缘(亦即，上升缘与下降缘)来进行撷取。如此一来，针对控制命令与数据地址的传送，存储器装置100都可达到双传输速率(doubletransferrate)，进而有助于提升其传输速度与读取效能。此外，随着存储器装置100的输入输出模式的切换，控制器130还可利用单一个脉冲撷取到控制命令中两个以上的命令位或是数据地址中两个以上的地址位，进而可以更进一步地提升存储器装置100的传输速度与读取效能。举例来说，图3为依据本专利技术另一实施例的存储器装置的操作方法流程图。图4为依据本专利技术一实施例的用以说明存储器装置的信号时序图。以下请同时参照图1、图3与图4。在一实施例中，存储器装置100可切换至一单重输入输出模式。此时，在传送控制命令与数据地址(步骤S220)的细部流程上，如步骤S310所示，存储器装置100将透过一接脚(例如：接脚150)依序传送控制命令中的多个命令位与数据地址中的多个地址位。此外，在撷取控制命令与数据地址(步骤S230)的细部流程上，如步骤S320所示，控制器130将利用每一脉冲的上升缘与下降缘，撷取所述多个命令位中的两命令位或是所述多个地址位中的两地址位。例如，在图4实施例中，频率信号SCLK包括脉冲P1～P31，且控制命令CM4包括8个命令位，数据地址AD4包括24个地址位。在操作上，当芯片选择信号CSB切换至低电平时，控制器130将切换至致能模式，并开始撷取控制命令CM4与数据地址AD4。其中，控制器130利用脉冲P1撷取控制命令CM4中的第1至第2个命令位，并利用脉冲P2撷取控制命令CM4中的第3至第4个命令位。以此类推，控制器130仅须利用4个脉冲P1～P4就可撷取到具有8个命令位的控制命令CM4。当撷取到控制命令CM4之后，控制器130将接着撷取数据地址AD4。其中，控制器130利用脉冲P5撷取数据地址AD4中的第1至第2个地址位，并利用脉冲P6撷取数据地址AD4中的第3至第4个地址位。以此类推，控制器130仅须利用12个脉冲P5～P16就可撷取到具有24个地址位的数据地址AD4。换言之，当存储器装置100切换至单重输入输出模式时，控制器130将利用每一个脉冲撷取两个命令位或是两个地址位，进而有助于提升存储器装置100的传输速度。此外，在图4实施例中，控制器130会依据控制命令CM4而决定对存储器110进行读取操作，进而参照数据地址AD4从存储器本文档来自技高网...

【技术保护点】
一种存储器装置，包括：一存储器；一频率产生器，产生包括多个脉冲的一频率信号；以及一控制器，其中该存储器装置传送一控制命令与一数据地址至该控制器，且该控制器依据这些脉冲的上升缘与下降缘撷取该控制命令与该数据地址，并依据该控制命令与该数据地址存取该存储器。

【技术特征摘要】
1.一种存储器装置，包括：一存储器；一频率产生器，产生包括多个脉冲的一频率信号；以及一控制器，其中该存储器装置传送一控制命令与一数据地址至该控制器，且该控制器依据这些脉冲的上升缘与下降缘撷取该控制命令与该数据地址，并依据该控制命令与该数据地址存取该存储器；其中，该控制器系利用单一个脉冲的上升缘与下降缘撷取到控制命令中两个或两个以上的命令位或是数据地址中两个或两个以上的地址位。2.根据权利要求1所述的存储器装置，其中该存储器装置具有一接脚，且该接脚用以依序传送该控制命令中的多个命令位与该数据地址中的多个地址位。3.根据权利要求2所述的存储器装置，其中该控制器利用每一这些脉冲的上升缘与下降缘，撷取这些命令位中的两命令位或是这些地址位中的两地址位。4.根据权利要求1所述的存储器装置，其中该存储器装置具有一第一接脚与一第二接脚，且该第一接脚用以依序传送该控制命令中的多个第一命令位与该数据地址中的多个第一地址位，该第二接脚用以依序传送该控制命令中的多个第二命令位与该数据地址中的多个第二地址位。5.根据权利要求4所述的存储器装置，其中这些脉冲包括多个命令脉冲与多个地址脉冲，该控制器利用每一这些命令脉冲的上升缘与下降缘撷取这些第一命令位中的两第一命令位与这些第二命令位中的两第二命令位，且该控制器利用每一这些地址脉冲的上升缘与下降缘，撷取这些第一地址位中的两第一地址位与这些第二地址位中的两第二地址位。6.一种存储器装置的操作方法，包括：产生一频率信号，其中该频率信号包括多个脉冲；传送一控制命令与一数据地址；依...

【专利技术属性】
技术研发人员：张钦鸿，林志铭，张坤龙，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71