存储器阵列结构与其操作方法与制造方法技术

本发明专利技术公开了一种存储器阵列结构与其操作方法与制造方法。该存储器阵列结构包括一环形电路图案、一阵列区以及一接触区；环形电路图案包括多条字线；阵列区包括一第一阵列、一第二阵列及多条位线；第一阵列包括一部分字线、一第一接地选择线与一第一串行选择线，第一接地选择线与第一串行选择线位于字线的两侧；第二阵列包括另一部分字线、一第二接地选择线与一第二串行选择线，第二接地选择线与第二串行选择线位于字线的两侧；位线位于第一阵列与第二阵列并跨越第一阵列与第二阵列；接触区具有多个接触点，字线透过些接触点与一外部电路电性连接。

【技术实现步骤摘要】
存储器阵列结构与其操作方法与制造方法
本专利技术是有关于一种存储器阵列结构与其操作方法，且特别是有关于一种具有环形电路图案的存储器阵列结构与其操作方法。
技术介绍
随着存储器制造技术的进步，对于存储装置的需求也趋向较小的尺寸、较大的存储容量。因应这种需求，是需要制造高元件密度的存储装置。然而，在高元件密度的存储装置中，缩减的电路图案宽度会造成电阻的增加，缩减的空间会造成电容的增加，因而产生RC延迟(RCdelay)的现象。RC延迟不仅会降低数据传输的速率，同时也降低存储装置的可靠度(reliability)。此外，一般存储装置中使用的双图案光刻(doublepatterning)工艺，需要进行包含裁切图案(cutpattern)等三个曝光显影/刻蚀步骤，复杂的工艺也会造成昂贵的制造成本。
技术实现思路
本专利技术是有关于一种具有环形电路图案的存储器阵列结构，其制造方法中不需要进行裁切图案的步骤，更不需要增加额外的工艺步骤，并且能够有效地降低RC延迟。根据本专利技术，提出一种存储器阵列结构，包括一环形电路图案、一阵列区以及一接触区。环形电路图案包括多条字线，其中每条字线为环形。阵列区包括一第一阵列、一第二阵列及多条位线。第一阵列包括一部分字线、一第一接地选择线与一第一串行选择线，第一接地选择线与第一串行选择线位于字线的两侧。第二阵列包括另一部分字线、一第二接地选择线与一第二串行选择线，第二接地选择线与第二串行选择线位于字线的两侧。位线位于第一阵列与第二阵列并跨越第一阵列与第二阵列。接触区具有多个接触点，字线透过些接触点与一外部电路电性连接。根据本专利技术，提出一种存储器阵列结构的操作方法。存储器阵列结构包括一环形电路图案、一阵列区以及一接触区。环形电路图案包括多条字线，其中每条字线为环形。阵列区包括一第一阵列、一第二阵列及多条位线。第一阵列包括一部分字线、一第一接地选择线与一第一串行选择线，第一接地选择线与第一串行选择线位于些字线的两侧。第二阵列包括另一部分字线、一第二接地选择线与一第二串行选择线，第二接地选择线与第二串行选择线位于些字线的两侧。位线位于第一阵列与第二阵列并跨越第一阵列与第二阵列。接触区具有多个接触点，字线透过些接触点与一外部电路电性连接。操作方法包括以下步骤。施加一供应电压至第一串行选择线与该第二串行选择线。选择第一阵列与第二阵列其中之一为一选定阵列，其中之另一为一非选定阵列。将非选定阵列中的串行选择线的电压变为0，使得非选定阵列的导电通道为浮动。将一选定的位线的电压变为0，其他未选定的位线维持浮动。选定阵列中的字线具有一操作电压，非选定阵列的字线具有一导通电压，以防止非选定阵列的字线进行操作。根据本专利技术，提出一种存储器阵列结构的制造方法，包括以下步骤。提供一图案化掩模层于一电极层上。沉积一间隔层于图案化掩模层与电极层上。图案化间隔层，以形成至少一间隔物于图案化掩模层的侧壁。移除图案化掩模层。形成一图案化光刻胶层于电极层上。通过间隔物与图案化光刻胶层刻蚀电极层，以形成一环形电路图案以及一第一接地选择线、一第一串行选择线、一第二接地选择线与一第二串行选择线。环形电路图案包括多条字线，字线不经过一裁切工艺，使得每条字线皆为一连续的封闭图形。为了对本专利技术的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式，作详细说明如下：附图说明图1绘示本专利技术一实施例的存储器阵列结构的部分示意图。图2A至图7C绘示本专利技术的存储器阵列结构的环形电路图案的一制造实施例。图8绘示本专利技术另一实施例的存储器阵列结构的部分示意图。图9绘示本专利技术实施例的存储器阵列结构另一角度的部分示意图。图10绘示本专利技术另一实施例的存储器阵列结构的部分示意图。图11及图12绘示本专利技术其他实施例的存储器阵列结构的部分示意图。图13绘示本专利技术另一实施例的存储器阵列结构的部分示意图。【符号说明】1：环形电路图案10、11、12、13、14、15、16、17、18：阵列区110、120：阵列111、121：接地选择线112、122：串行选择线20a、20b、21a、21b、22a、22b、23a、23b、24a、24b、25a、25b、26a、26b、27a、27b、28a、28b：接触区30：译码区41：电极层51：图案化掩模层511：上表面512：侧壁52：间隔层52’：间隔物53：图案化光刻胶层A-A’、B-B’、C-C’、D-D’、E-E’、F-F’、G-G’、H-H’、I-I’、J-J’、K-K’：剖面线WL1、WL2、WL3、WL4、WL5、WL6、WL7、WL8：字线BL：位线C1、C8：接触点ML1、ML2、ML11、ML12、ML13、ML14、ML15、ML16、ML17、ML18、ML21、ML22、ML23、ML24、ML25、ML26、ML27、ML28：金属线V1、V2、V3、V4、V5、V6、V7、V8：贯孔L：长度X、Y、Z：坐标轴具体实施方式本专利技术实施例的存储器阵列结构包括一环形电路图案、一阵列区以及一接触区。环形电路图案包括多条字线，其中每条字线皆为环形。阵列区包括一第一阵列、一第二阵列及多条位线。第一阵列包括一部分字线、一第一接地选择线与一第一串行选择线。第一接地选择线与第一串行选择线位于字线的两侧。第二阵列包括另一部分字线、一第二接地选择线与一第二串行选择线。第二接地选择线与第二串行选择线位于字线的两侧。多条位线位于第一阵列与第二阵列，并跨越第一阵列与第二阵列。接触区具有多个接触点，其中字线透过这些接触点与一外部电路电性连接。以下是以图式对本专利技术实施例做详细地说明。图1绘示本专利技术一实施例的存储器阵列结构的部分示意图。如图1所示，环形电路图案1包括多条字线WL1～WL8，其中每条字线WL1～WL8皆为环形。要注意的是，虽然本专利技术的图式是以字线WL1～WL8为矩形进行说明，但本专利技术并未限定于此。相对地，本专利技术的环形字线的数量与形状当视存储器阵列结构的设计不同而有所不同。在一实施例中，环形电路图案1可以一双图案光刻工艺所形成，但不需要进行裁切图案的步骤。相对于先前技术需进行包含裁切图案等三个曝光显影/刻蚀步骤，本专利技术的环形电路图案1的工艺可有效地降低制造成本。图2A至图7C绘示本专利技术的存储器阵列结构的一制造实施例。图2B为图2A的结构沿A-A’线所绘制出的剖面图。图2C为图2A的结构沿B-B’线所绘制出的剖面图。如图2A至图2C所示，首先提供一图案化掩模层51于一电极层41上。图案化掩模层51的材料例如是二氧化硅(SiO2)。图3B为图3A的结构沿C-C’线所绘制出的剖面图。图3C为图3A的结构沿D-D’线所绘制出的剖面图。如图3A至图3C所示，沉积一间隔层52于图案化掩模层51与电极层41上。间隔层52的材料例如是氮化硅(SiN)。图4B为图4A的结构沿E-E’线所绘制出的剖面图。图4C为图4A的结构沿F-F’线所绘制出的剖面图。如图4A～图4C所示，图案化间隔层52。在本实施例中，是刻蚀并移除平行于电极层41(XY平面)上的间隔层52，以在图案化掩模层51的侧壁512上形成至少一间隔物52’，并露出图案化掩模层51的上表面511。图5B为图5A的结构沿G-G’线所绘制出的剖面图。图5C为图5A的结构沿H-本文档来自技高网...

【技术保护点】
一种存储器阵列结构，包括：一环形电路图案，包括多条字线，其中每该字线为环形；一阵列区，包括一第一阵列，包括一部分这些字线、一第一接地选择线与一第一串行选择线，该第一接地选择线与该第一串行选择线位于这些字线的两侧；一第二阵列，包括另一部分这些字线、一第二接地选择线与一第二串行选择线，该第二接地选择线与该第二串行选择线位于这些字线的两侧；及多条位线，位于该第一阵列与该第二阵列并跨越该第一阵列与该第二阵列；以及一接触区，具有多个接触点，其中这些字线透过这些接触点与一外部电路电性连接。

【技术特征摘要】
1.一种存储器阵列结构，包括：一环形电路图案，包括多条字线，其中每条该字线为环形；一阵列区，包括一第一阵列，包括一部分这些字线、一第一接地选择线与一第一串行选择线，该第一接地选择线与该第一串行选择线位于这些字线的两侧；一第二阵列，包括另一部分这些字线、一第二接地选择线与一第二串行选择线，该第二接地选择线与该第二串行选择线位于这些字线的两侧；及多条位线，位于该第一阵列与该第二阵列并跨越该第一阵列与该第二阵列；以及一接触区，具有多个接触点，其中这些字线透过这些接触点与一外部电路电性连接。2.根据权利要求1所述的阵列结构，该阵列结构更包括：多条第一金属线，设置于该环形电路图案之上，其中每条该字线透过这些接触点与两条不同的这些第一金属线电性连接；及多条第二金属线，设置于这些第一金属线之上，这些第二金属线与这些第一金属线电性连接。3.根据权利要求2所述的阵列结构，该阵列结构更包括：多个贯孔，其中这些第二金属线透过这些贯孔与这些第一金属线电性连接。4.根据权利要求3所述的阵列结构，其中每条该字线对应于两个贯孔。5.根据权利要求2所述的阵列结构，该阵列结构包括：至少六个该接触区，具有多个接触点，其中每条该字线透过两个不同的该接触区的接触点，与这些第一金属线电性连接...

【专利技术属性】
技术研发人员：陈士弘，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71