内连线结构及其形成方法技术

本发明专利技术是有关于一种内连线结构及其形成方法。该内连线结构,其包括基底、第一介电层、扩散层及导体层。第一介电层配置于基底上且具有至少一开口。扩散层配置于第一介电层的表面中。导体层配置于开口中。本发明专利技术还提供了一种内连线结构的形成方法。本发明专利技术所提出的内连线结构及其形成方法可藉由在形成导体层之前，在第一介电层的表面中形成富含电子的扩散层来有效抑制源自导体层的导体材料扩散至第一介电层中，所以可避免相邻的导体层产生桥接，且进而提升元件的元件效能及可靠度。

【技术实现步骤摘要】
【专利摘要】本专利技术是有关于一种。该内连线结构,其包括基底、第一介电层、扩散层及导体层。第一介电层配置于基底上且具有至少一开口。扩散层配置于第一介电层的表面中。导体层配置于开口中。本专利技术还提供了一种内连线结构的形成方法。本专利技术所提出的可藉由在形成导体层之前，在第一介电层的表面中形成富含电子的扩散层来有效抑制源自导体层的导体材料扩散至第一介电层中，所以可避免相邻的导体层产生桥接，且进而提升元件的元件效能及可靠度。【专利说明】
本专利技术涉及一种半导体结构及其形成方法的，特别是涉及一种内连线结构及其形 成方法。
技术介绍
随着半导体元件持续微型化，而半导体元件效能的需求持续增加，两层以上的金 属导线设计，已成为超大型集成电路技术所必须采用的方法。此外，目前逐渐多以铜来取 代铝作为内连线，以降低金属导线的电阻值。 在铜导线方面，由于铜在氧化硅层、氮化硅层或氮氧化硅层等介电层中呈现较高 的扩散系数，其会在导线之间的介电层进行扩散，而使得相邻的导线产生桥接，进而降低元 件的元件效能及可靠度。此外，随着半导体元件持续微型化，铜在介电层中的扩散现象会使 得元件效能及可靠度更趋恶化。 由此可见，上述现有的在产品结构、方法与使用上，显然 仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费 尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法 又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如 何能创设一种新的，实属当前重要研发课题之一，亦成为当前业 界极需改进的目标。
技术实现思路
本专利技术的目的在于，克服现有的内连线结构存在的缺陷，而提供一种新的内连线 结构，所要解决的技术问题是使其可以避免导体材料扩散的问题，非常适于实用。 本专利技术的另一目的在于，克服现有的内连线结构存在的缺陷，而提供一种新的内 连线结构，所要解决的技术问题是使其可以提升元件效能及可靠度，从而更加适于实用。 本专利技术的再一目的在于，克服现有的内连线结构的形成方法存在的缺陷，而提供 一种新的内连线结构的形成方法，所要解决的技术问题是使其可抑制导体之间产生桥接， 从而更加适于实用。 本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出 的一种内连线结构，其包括基底、第一介电层、扩散层及导体层。第一介电层配置于基底上 且具有至少一开口。扩散层配置于第一介电层的表面中。导体层配置于开口中。 本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。 前述的内连线结构，其中所述的扩散层例如是富电子层。 前述的内连线结构，其中所述的富电子层例如是掺杂磷层、掺杂硫层或其组合。 前述的内连线结构，其中所述的扩散层例如是N型掺杂层。 前述的内连线结构，其中所述的N型掺杂层例如是掺杂磷层、掺杂硫层或其组合。 前述的内连线结构，其中所述的表面包括顶表面及侧表面。 前述的内连线结构，其中所述的扩散层配置于第一介电层的顶表面中，且内连线 结构还包括阻障层，其配置于导体层与第一介电层之间。 前述的内连线结构，其中所述的扩散层还配置于第一介电层的侧表面中，且内连 线结构还包括阻障层，其配置于导体层与扩散层之间。 前述的内连线结构，还包括第二介电层，其配置于第一介电层及导体层上。 本专利技术的目的及解决其技术问题还采用以下技术方案来实现。依据本专利技术提出的 一种内连线结构，其包括基底、第一介电层、富电子层（electron-rich layer)及导体层。第 一介电层配置于基底上且具有至少一开口。富电子层位于第一介电层的表面中。导体层配 置于开口中。 本专利技术的目的及解决其技术问题另外再采用以下技术方案来实现。依据本专利技术提 出的一种内连线结构的形成方法，此方法包括下列步骤。在基底上形成第一介电层。在第 一介电层中形成至少一开口。在第一介电层的表面中形成扩散层。在开口中形成导体层。 本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。 前述的内连线结构的形成方法，其中所述的表面包括顶表面及侧表面。 前述的内连线结构的形成方法，其中在第一介电层中形成开口之前，在第一介电 层的顶表面中形成扩散层。 前述的内连线结构的形成方法，还包括在开口的侧壁及底部形成阻障层。 前述的内连线结构的形成方法，其中在第一介电层中形成开口之后，在第一介电 层的顶表面及侧表面中形成扩散层。 前述的内连线结构的形成方法，还包括在开口的侧壁及底部形成阻障层。 前述的内连线结构的形成方法，其中所述的扩散层的形成方法例如是离子植入法 或扩散法。 前述的内连线结构的形成方法，其中所述的扩散层例如是富电子层。 前述的内连线结构的形成方法，还包括在第一介电层及导体层上形成第二介电 层。 本专利技术与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本专利技术 至少具有下列优点及有益效果：本专利技术所提出的内连线结构及其 形成方法可藉由在形成导体层之前，在第一介电层的表面中形成富含电子的扩散层来有效 抑制源自导体层的导体材料扩散至第一介电层中，所以可避免相邻的导体层产生桥接，且 进而提升元件的元件效能及可靠度。 综上所述，本专利技术是有关于一种。该内连线结构，其包括 基底、第一介电层、扩散层及导体层。第一介电层配置于基底上且具有至少一开口。扩散层 配置于第一介电层的表面中。导体层配置于开口中。本专利技术在技术上有显著的进步，并具 有明显的积极效果，诚为一新颖、进步、实用的新设计。 上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段， 而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其他目的、特征和优点能够 更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。 【专利附图】【附图说明】 图1A至图IF是本专利技术的第一实施例的内连线结构的形成流程剖面图。 图2A至图2F是本专利技术的第二实施例的内连线结构的形成流程剖面图。 图3是本专利技术的第三实施例的内连线结构的剖面图。 10、20、30 :内连线结构 100 :基底 102、114、214、314 :介电层 103、203 :表面 203a :顶表面 203b :侧表面 104、206:扩散层 106、204 :图案化掩膜 108:开口 110、310:阻障层 112、212、312 :导体层 【具体实施方式】 为更进一步阐述本专利技术为达成预定专利技术目的所采取的技术手段及功效，以下结 合附图及较佳实施例，对依据本专利技术提出的其【具体实施方式】、结 构、方法、步骤、特征及其功效，详细说明如后。 有关本专利技术的前述及其他
技术实现思路
、特点及功效，在以下配合参考图式的较佳实 施例的详细说明中将可清楚呈现。通过【具体实施方式】的说明，应当可对本专利技术为达成预定 目的所采取的技术手段及功效获得一更加深入且具体的了解，然而所附图式仅是提供参考 与说明之用，并非用来对本专利技术加以限制。 图1A至图1F是本专利技术的第一实施例的内连线结构的形成流程剖面图。 首先，请参阅图1A所示，在基底100上形本文档来自技高网...

【技术保护点】
一种内连线结构，其特征在于其包括：一基底；一第一介电层，配置于该基底上且具有至少一开口；一扩散层，配置于该第一介电层的一表面中；以及一导体层，配置于该至少一开口中。

【技术特征摘要】

【专利技术属性】
技术研发人员：薛家倩，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71