偏压提供电路、存储区段控制器与存储器电路制造技术

本发明专利技术公开了一种偏压提供电路、存储区段控制器与存储器电路。偏压提供电路位于存储区段控制器内，且存储区段控制器用于存取存储器电路中的一个存储区段。偏压提供电路包含：第一开关，其是维持导通状态；第一电流路径，包含：第二开关，其是根据第一直流偏压而导通；以及，第二电流路径，包含：第三开关，其是根据一第二直流偏压而导通；以及，第四开关，其是根据一存储区段选择信号的控制而导通。其中字线偏压的电平根据操作电压的电平与该第二电流路径的导通状态而改变。

【技术实现步骤摘要】
偏压提供电路、存储区段控制器与存储器电路
本专利技术是有关于一种偏压提供电路、与存储区段控制器与存储器电路，且特别是有关于一种透过字线驱动电压存取存储器的偏压提供电路、存储区段控制器与存储器电路。
技术介绍
存储器电路的控制信号根据工作电压Vdd(例如：1.8伏特或是3伏特)而操作。但是，若存储器阵列处于读取、编程、擦除等操作模式时，则须另外使用操作电压Vpp(例如：5伏特或是10伏特等)。虽然，对不同类型的存储器而言，控制方式也会有些差异。然而，就地址译码与因应操作模式而选用不同操作电压Vpp的考虑则大致相似。为便于说明，以下的举例是以或非门闪存(NORflash)为主。请参照图1，其绘示存储器电路的基本架构示意图。一般说来，要存取存储器电路时，需要考虑两个控制面向，其一是选取正确的存储器地址；其二则须针对所选定的存储器地址，因应操作模式的类型，提供适当的操作电压Vpp。首先，就存储器的寻址而言，存储器电路会先透过地址缓冲电路14接收所要存取的存储器地址。之后，再透过列译码电路，rowdecoder15与行译码电路(columndecoder)16的译码，将二进制的地址译码成在存储器阵列17的地址。一般说来，存储器阵列17可区分为多个存储区段(sector)。其中，每一个存储区段各自包含多条字线(wordlinedriver，简称为WL)，每一条字线再用于驱动相对应的子存储器阵列。另一方面，就操作电压Vpp的提供而言，全局偏压电路(GlobalWordlineBias，简称为GWLBS)13会根据模式设定电路11的控制，将高压产生器12提供的高电压，转换为操作电压Vpp。为了使存储器电路进行正确的操作，字线必须通过对操作电压Vpp的控制，才能对应于存储器地址的操作模式而产生字线驱动电压。如此，方能让被选用的存储器地址确实进行读取或写入、擦除等操作。因此，高压产生器12、全局偏压电路13与存储器阵列17之间，是否能在正确的时点切换操作电压Vpp，便成为设计存储器电路时相当重要的一环。随着存储器容量与应用的差异，存储器电路所包含的存储区段与字线的数量也不相同。为便于说明，以下假设存储器阵列包含64个存储区段，其中每个存储区段包含由4条字线驱动的4个子存储器阵列。在对存储单元(memorycell)进行存取时，存储器电路首先会选择存储区段。其后，再进一步就选定的存储区段内，选择其中一条字线。字线在接收字线驱动电压后，将搭配位线而对存储单元进行控制。其中，字线驱动电压的电平会根据存储单元的操作模式而改变。请参见图2，其是现有技术的存储器电路，透过全局偏压电路与第零存储区段控制器，存取第零存储区段的示意图。此处假设要存取的存储器地址位于第零存储区段(SEC0)29，且第零存储区段29区分为四个子存储器阵列(未绘式)。这四个子存储器阵列分别由第零字线WL0、第一字线WL1、第二字线WL2、第三字线WL3驱动。由图式中可以看出，由高压产生器12输出的低电平操作电压AVXRD与高电平操作电压AVXHV，会分别传送至全局偏压电路21与第零存储区段控制器20。全局偏压电路21会根据低电平操作电压AVXRD与高电平操作电压AVXHV，进一步产生读取操作偏压WLBSRD与高压选取偏压WLBS。其后，再将读取操作偏压WLBSRD与高压选取偏压WLBS电压传送至第零存储区段控制器20。第零存储区段控制器20包含：偏压提供电路(BIASDEC)25、操作电压选择电路(AVXP)23、字线选择电路(WLDEC)27以及四条字线28。其中，操作电压选择电路23用于接收低电平操作电压AVXRD与高电平操作电压AVXHV，并选择其中的者作为提供给字线选择电路27的操作电压Vpp。此外，偏压提供电路25会根据读取操作偏压WLBSRD与高压选取偏压WLBS电压，产生字线偏压Vbias给字线选择电路27。因此，字线选择电路27分别自偏压提供电路25接收字线偏压Vbias，以及自操作电压选择电路接收操作电压Vpp。之后，字线选择电路27再进一步产生字线驱动电压给被选定的字线28。请参照图3，其绘示现有技术的字线选择电路的示意图。当字线选择电路27所对应的第零存储区段29内，并无任何被选取的存储器地址时，代表第零存储区段29处于待机模式。因此，提供给NMOS晶体管MB0的第零存储区段选择信号PreB0，以及提供给NMOS晶体管MB1的第一存储区段选择信号PreB1均为0V。此时，NMOS晶体管MB0、MB1均呈现断路状态，图3的字线选择电路27并不会运作。当第零存储区段29被选取时，提供给NMOS晶体管MB0的第零存储区段选择信号PreB0，以及提供给NMOS晶体管MB1的第一存储区段选择信号PreB1均为1.8V。此时，NMOS晶体管MB0与NMOS晶体管MB1均被导通。连带的，第零区段选取节点Ssec0的电压也因为NMOS晶体管MB0、MB1与接地电压(Gnd＝0V)导通的缘故，而为0伏特。如前所述，于第零存储区段29被选取后，需进一步透过字线驱动第零存储区段29内的子存储器阵列。因此，需要再透过第零字符选择信号PreA0选择第零字线WL0、第一字符选择信号PreA1选择第一字线WL1、第二字符选择信号PreA2选择第二字线WL2、第三字符选择信号PreA3选择第三字线WL3。至于未被选取的子存储器阵列，则仍维持在待机模式。当选定要透过第零字线WL0控制第零子存储器阵列时，仅有第零字符选择信号PreA0为1.8伏特，其余的字符选择信号(PreA1、PreA2、PreA3)均为0伏特。此时，NMOS晶体管MA0导通。另一方面，NMOS晶体管MA1、MA2、MA3均关闭。请参照图4，其绘示字线选择电路透过第零字符选择信号，选择提供字线驱动电压予第零字线的示意图。此处以虚线绘式未被导通的晶体管。承上，透过NMOS晶体管MA0的导通，NMOS晶体管MB0与MB1将对第零字线反向输入节点Swl0，提供朝接地电压Gnd下降的拉力。首先假设要对第零子存储器阵列进行读取操作。此时，由操作电压选择电路23提供的操作电压Vpp＝5V、由偏压提供电路25提供的字线偏压Vbias为1.8V。在此同时，PMOS晶体管MPU也因为栅极电连接于字线偏压Vbias而为1.8V、源极电连接于操作电压Vpp而为5V的缘故导通。因此，PMOS晶体管MPU将对第零字线反向输入节点Swl0，提供朝操作电压Vpp(5V)上升的拉力。换言之，第零字线反向输入节点Swl0的电压，同时受到NMOS晶体管MB0、MB1将其下拉至接地电压Gnd，以及PMOS晶体管MPU将其上拉至5V的影响。然而，PMOS晶体管MPU的空乏区比较宽，通道的厚度也较薄。因此，PMOS晶体管MPU所提供的往上拉提的力量相对较弱。相较之下，由NMOS晶体管MB0与MB1所提供的下拉力道相对较强。因此，透过晶体管之间的分压，产生于第零字线反向输入节点Swl0的电压大约为100mV。由于第零字线反向输入节点Swl0的电压为100mV，连带的，PMOS晶体管P1导通、NMOS晶体管N1关闭。此时，提供给第零字线WL0的字线驱动电压相当于操作电压Vpp的电压(5V)。其次假设要对第零子存储器阵列进行编程操作。若第本文档来自技高网...

【技术保护点】
一种偏压提供电路，电连接于一操作电压(Vpp)与一接地电压间，该偏压提供电路是透过一偏压输出节点(Sbias)而输出一字线偏压(Vbias)，该偏压提供电路包含：一第一开关，电连接于该操作电压与该偏压输出节点间，其是维持导通状态；一第一电流路径(weak path)，电连接于该偏压输出节点与该接地电压间，包含：一第二开关，其是根据一第一直流偏压(W_NBIAS)而导通；以及，一第二电流路径(strong path)，电连接于该偏压输出节点与该接地电压间，包含：一第三开关，电连接于该接地电压，其是根据一第二直流偏压而导通；以及，一第四开关，电连接于该第三开关与该偏压输出节点间，其是根据一存储区段选择信号(SECTOR)的控制而导通，其中该字线偏压的电平是根据该操作电压的电平与该第二电流路径的导通状态而改变。

【技术特征摘要】
1.一种偏压提供电路，电连接于一操作电压(Vpp)与一接地电压间，该偏压提供电路是透过一偏压输出节点(Sbias)而输出一字线偏压(Vbias)，该偏压提供电路包含：一第一开关，电连接于该操作电压与该偏压输出节点间，其是维持导通状态；一第一电流路径(weakpath)，电连接于该偏压输出节点与该接地电压间，包含：一第二开关，其是根据一第一直流偏压(W_NBIAS)而导通；以及，一第二电流路径(strongpath)，电连接于该偏压输出节点与该接地电压间，包含：一第三开关，电连接于该接地电压，其是根据一第二直流偏压而导通；以及，一第四开关，电连接于该第三开关与该偏压输出节点间，其是根据一存储区段选择信号(SECTOR)的控制而导通，其中该字线偏压的电平是根据该操作电压的电平与该第二电流路径的导通状态而改变。2.根据权利要求1所述的偏压提供电路，其中当该第一电流路径与该第二电流路径均导通时，流经该第一电流路径的电流小于流经该第二电流路径的电流。3.根据权利要求1所述的偏压提供电路，其中该第一直流偏压与该第二直流偏压是由一全局偏压电路(GWLBS)提供，且该第一直流偏压小于该第二直流偏压。4.根据权利要求1所述的偏压提供电路，其中该第二电流路径更包含：一第五开关，电连接于该偏压输出节点与该第四开关间，其是根据一字线致能信号(WLEN)而导通。5.一种存储区段控制器，包含：一操作电压选择电路，其是提供一操作电压；一偏压提供电路，电连接于该操作电压选择电路与一接地电压间，其是根据该操作电压而于一偏压输出节点输出一字线偏压，该偏压提供电路包含：一第一开关，其是电连接于该操作电压与该偏压输出节点间，且该第一开关维持导通状态；一第一电流路径，电连接于该偏压输出节点与该接地电压间，其是根据一第一直流偏压而导通；以及，一第二电流路径，电连接于该偏压输出节点与该接地电压间，其是根据一存储区段选择信号的控制而导通，其中该字线偏压是根据该操作电压与该第二电流路径的导通状态而改变；一字线选择电路，电连接于该操作电压选择电路与该偏压提供电路，其是根据该字线偏压与该操作电压而输出一字线驱动电压；以及，一第一字线，电连接于该字线选择电路，其是接收该字线驱动电压。6.根据权利要求5所述的存储区段控制器，其中该第一电流路径包含：一第二开关，根据一第一直流偏压而导通。7.根据权利要求5所述的存储区段控制器，其中该第二电流路径包含：一第三开关，电连接于该接地电...

【专利技术属性】
技术研发人员：林永丰，张坤龙，洪俊雄，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71