三维存储器结构及其操作方法技术

本发明专利技术公开了一种三维存储器结构及其操作方法，该三维存储器结构包括多个叠层结构垂直形成于衬底上、多个电荷捕捉复合层位于该多个叠层结构外围、多个超薄通道、和一介电层填充于超薄通道外和叠层结构之间。各叠层结构包括相连接的底部栅极，多个栅极和栅极绝缘层交错叠层于底部栅极上方，和两条选择线分隔地位于栅极的上方且独立控制，该多个选择线之间、选择线和栅极之间以及选择线的顶部是以栅极绝缘层绝缘。超薄通道位于电荷捕捉复合层外侧和衬里式地位于叠层结构之间，相邻叠层结构的相对侧面的每两超薄通道构成一超薄U形通道。两相邻叠层结构间有一字线选择器区域包括多个超薄U形通道和一对字线选择器位于超薄U形通道两侧以控制该多个超薄U形通道。

【技术实现步骤摘要】
三维存储器结构及其操作方法
本专利技术的实施例是有关于三维存储器结构及其操作方法，且特别是有关于一种单栅极式的三维存储器结构及其操作方法。
技术介绍
非易失性存储器元件在设计上有一个很大的特性是，当存储器元件失去或移除电源后仍能保存数据状态的完整性。目前业界已有许多不同型态的非易失性存储器元件被提出。不过相关业者仍不断研发新的设计或是结合现有技术，进行存储单元平面的叠层以达到具有更高储存容量的存储器结构。例如已有一些多层薄膜晶体管叠层的与非门(NAND)型闪存结构被提出。在提出的一些三维存储器结构中，除了有单栅极(Single-Gate)的存储单元，还包括了双栅极(doublegate)的存储单元，和环绕式栅极(surroundinggate)的存储单元等等，使元件的开关速度与电流趋动都得以提升。然而，在追求尺寸微缩的电子世代，存储单元中的电荷捕捉复合层(如ONO复合层)占的空间越多，缩小存储单元尺寸时的考虑和困难就越多，对存储单元缩小越不利。因此，比起单栅极存储单元，双栅极和环绕式栅极存储单元中其电荷捕捉复合层(如ONO复合层)占较大空间会限制存储单元尺寸微缩的能力。再者，对非易失性存储器元件而言，电荷捕捉复合层本身就不容易缩小，若其厚度减至太薄，电荷保存能力(Chargeretention)会有问题。因此缩小存储单元尺寸时仍须使电荷捕捉复合层具有足以良好保存电荷的厚度。另外，缩小存储单元尺寸不仅只是考虑电荷捕捉复合层，整体上需搭配考虑其他元件的设计规则也多，双栅极和环绕式栅极存储单元的元件设计复杂度较高也限制了三维存储器尺寸微缩的发展，若要使其兼具小尺寸和良好的各种电子特性，其高度的设计困难度势必耗费许多时间和大幅增加制造成本。据此，相关设计者无不期望可以构建出一三维存储器结构，不但具有许多叠层平面而达到更高的储存容量，更具有小尺寸和优异的电子特性(如具有良好的数据保存可靠性)，使缩小的存储器结构仍然可以被稳定和快速的如进行擦除和编程等操作。再者，也希望能透过不过度复杂的步骤和低制造成本，就能制造出此三维存储器结构。
技术实现思路
本专利技术有关于一种三维存储器结构，并对于此结构提出一相关操作方法。本专利技术的实施例为一种单栅极式的三维存储器结构，其特殊的设计不但具备优异的电子特性和具有尺寸微缩的发展潜力，操作时亦可减少字线之间的干扰。根据本专利技术的一实施例，提出一种三维存储器结构(3Dmemorystructure)，包括多个叠层结构，垂直形成于一衬底上，各叠层结构包括一底部栅极(bottomgate)，该多个叠层结构的底部栅极相互连接，多个栅极(gate)(作为字线)和多个栅极绝缘层(gateinsulator)交错叠层于底部栅极上方，和两条选择线(selectionlines)分隔地位于栅极的上方且独立控制，该多个选择线之间、选择线和栅极之间以及选择线的顶部是以栅极绝缘层绝缘；三维存储器结构还包括多个电荷捕捉复合层(chargetrappingmultilayers)位于该多个叠层结构外围并延伸至底部栅极上，多个超薄通道(ultra-thinchannels)，位于电荷捕捉复合层外侧和衬里式地位于叠层结构之间(linedbetweenthestackedstructures)，和一介电层填充于超薄通道外和叠层结构之间。根据本专利技术的又一实施例，提出一种三维存储器结构，包括第一指状叠层件和第二指状叠层件是垂直形成于衬底上，且第一、第二指状叠层件是相对(对向)交错设置，第一指状叠层件至少包括第一叠层结构和第二叠层结构于xy平面上朝-x方向延伸，第二指状叠层件至少包括第三叠层结构和第四叠层结构于xy平面上朝+x方向延伸，第三叠层结构延伸于第一叠层结构和第二叠层结构之间，第二叠层结构延伸于第三叠层结构和第四叠层结构之间，第一至第四叠层结构中的各叠层结构沿着z方向包括一底部栅极、多个栅极和多个栅极绝缘层交错叠层于底部栅极上方、和两选择线独立地位于该多个栅极的上方，其中第一至第四叠层结构的该多个底部栅极相互连接。三维存储器结构还包括第一电荷捕捉复合层和第二电荷捕捉复合层，分别形成于该第一指状叠层件和该第二指状叠层件的外围，并沿着z方向延伸至该第一至该第四叠层结构两相邻叠层结构之间的该多个底部栅极上。三维存储器结构还包括多个超薄通道，相互间隔地位于第一和第二电荷捕捉复合层外侧并向下延伸，位于第一至第四叠层结构的相邻该多个叠层结构的相对侧面的每两个超薄通道构成一超薄U形通道。三维存储器结构还包括多条字线选择器(Wordlineselectors)，分别设置于第一至第四叠层结构的各叠层结构的尾端两侧并分别连接第一和第二电荷捕捉复合层。三维存储器结构还包括一介电层，填充于超薄通道和字线选择器之外和第一和第二指状叠层件之间。其中，三维存储器结构具有多个存储单元(unitcells)，各存储单元包括一电荷捕捉复合层和单一栅极。根据本专利技术的一应用例，提出一种芯片，包括多个如上述又一实施例中所述的三维存储器结构排成至少一列，且该多个三维存储器结构之间是独立操作。根据本专利技术的一实施例，提出一种操作方法。首先，提供一三维存储器结构，包括多个叠层结构形成于衬底上，各叠层结构包括相连通的底部栅极，多条字线和多个绝缘层垂直交错地叠层于底部栅极上方，和两条选择线独立分隔地位于该多条字线上方，其中相邻两叠层结构各具有一串行选择线SSL和一接地选择线GSL；多个电荷捕捉复合层位于叠层结构外围并延伸至底部栅极上；多个超薄U形通道(ultra-thinU-shapedchannels)位于电荷捕捉复合层外侧和衬里式地位于叠层结构之间，两相邻叠层结构间有一字线选择器区域对应包括数个超薄U形通道和一对字线选择器，其中该对字线选择器对应该多个超薄U形通道的前后两侧以控制该多个超薄U形通道；和多条位线设置于选择线上方和垂直于字线。关闭欲编程的字线选择器区域，开启欲编程WLS区域之外的其他所有非编程WLS区域，其中通过开启或关闭选择的该对字线选择器，以开启或关闭对应的字线选择器区域内的该多个U形超薄通道。开启非编程WLS区域的串行选择线和关闭其接地选择线GSL，以及令非编程WLS区域的所有位线荷电至初始偏压(如Vcc-Vt)，之后关闭非编程WLS区域的串行选择线SSL。通过对应的该多个对字线选择器，关闭非编程WLS区域和开启欲编程WLS区域。令欲编程WLS区域的所有位线荷电至初始偏压。于欲编程WLS区域中，令选择的一或多条位线释放电荷，施加高电压于所选择的字线和施加通道电压(Vpass)于未选择的字线，此时未选择的位线是自我升压(self-boosting)。之后对选择的一或多个位进行编程。为了对本专利技术的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式，作详细说明如下：附图说明图1A为依照本专利技术实施例的一三维存储器结构的上视图。图1B为依图1A的剖面线1B-1B所绘示的三维存储器结构的剖面示意图。图2A为图1A的三维存储器结构的标示存储单元(unitcells)的示意图。图2B为依图2A的剖面线2B-2B所绘示的三维存储器结构的剖面示意图。图3A为图1A的三维存储器结构具遮蔽层的示意图。图3B为依图3A的剖面线3B-3B所绘示的三维存储器结构的本文档来自技高网...

【技术保护点】
一种三维存储器结构(3D memory structure)，包括：多个叠层结构，垂直形成于一衬底上，各该叠层结构包括：一底部栅极(bottom gate)，其中该多个叠层结构的该多个底部栅极相互连接；多个栅极(gate)和多个栅极绝缘层(gate insulator)交错叠层于该底部栅极上方；和两条选择线(selection lines)分隔地位于该多个栅极上方且独立控制，该多个选择线之间、该多个选择线和该栅极之间以及该多个选择线的顶部是以该栅极绝缘层绝缘；多个电荷捕捉复合层(charge trapping multilayers)，位于该多个叠层结构外围并延伸至该多个底部栅极上；多个超薄通道(ultra‑thin channels)，位于该多个电荷捕捉复合层外侧和衬里式地位于该多个叠层结构之间(lined between the stacked structures)；和一介电层，填充于该多个超薄通道外和该多个叠层结构之间。

【技术特征摘要】
1.一种三维存储器结构，包括：多个叠层结构，垂直形成于一衬底上，该多个叠层结构是在一xy平面上成指状交错排列，每个叠层结构均包括：一底部栅极，其中该多个叠层结构的多个底部栅极相互连接；多个栅极和多个栅极绝缘层交错叠层于该底部栅极上方；和两条选择线分隔地位于该多个栅极上方且独立控制，两条选择线之间、两条选择线和多个栅极之间以及两条选择线的顶部是以栅极绝缘层绝缘；多个电荷捕捉复合层，位于该多个叠层结构外围并延伸至多个底部栅极上；多个超薄通道，位于该多个电荷捕捉复合层外侧和衬里式地位于该多个叠层结构之间；和一介电层，填充于该多个超薄通道外和该多个叠层结构之间。2.根据权利要求1所述的三维存储器结构，其中每个叠层结构中的两条选择线为两条串行选择线或是两条接地选择线，其中相邻的两个叠层结构间的该多个电荷捕捉复合层分别与一串行选择线和一接地选择线对应连接。3.根据权利要求1所述的三维存储器结构，其中在相邻的两个叠层结构之间的多个超薄通道向下延伸，而衬里式地形成一超薄U形通道于相邻的两个叠层结构之间。4.根据权利要求1所述的三维存储器结构，更包括多个层接点，分别与底部栅极、多个栅极和多个选择线电性连接。5.一种三维存储器结构的操作方法，包括：提供一三维存储器结构，包括多个叠层结构形成于一衬底上，该多个叠层结构是在一xy平面上成指状交错排列，每个叠层结构均包括相连通的一底部栅极，多条字线和多个绝缘层垂直交错地叠层于该底部栅极上方，和两条选择线独立分隔地位于该多条字线上方，其中相邻的两个叠层结构各具有一串行选择线和一接地选择线；多个电荷捕捉复合层位于该多个叠层结构外围并延伸至底部栅极上；多个超薄U形通道位于该多个电荷捕捉复合层外侧和衬里式地位于该多个叠层结构之间，相邻的两个叠层结构间有一字线...

【专利技术属性】
技术研发人员：陈士弘，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71