本发明公开了一种半导体元件，包括形成于基板中的高压及低压金属氧化物半导体。高压金属氧化物半导体包括第一导电型与第一掺杂程度的第一半导体区、第一导电型与第二掺杂程度的第二半导体区、第二导电型的第三半导体区、及第一导电型的第四半导体区。第二...

本发明公开了一种三维叠层半导体结构及其制造方法，该三维叠层半导体结构，包括：多个叠层垂直形成于一基板上且相互平行，一介电层形成于叠层上；多个导电塞独立形成于介电层处；和一金属氧化物半导体(MOS)层形成于介电层上。这些叠层其中之一包括多...

一种低压差稳压器，包括预稳压电路、耦接预稳压电路的保持电路以及耦接保持电路的导通元件。预稳压电路用以产生偏压电压。保持电路用以接收偏压电压以及致能信号，并产生控制信号。保持电路系被致能信号开启或关闭。导通元件用以接收控制信号。当致能信号...

本发明公开了一种存储器电路的集成电路及应用其的方法。集成电路包括供电输入接脚、芯片上电源、一或多个电路、配置存储器以及控制电路。供电输入接脚用以接收芯片外供给电压，其可具有一可变电流。芯片上电源由对芯片外供给电压供电，并可提供整流后电流...

本发明公开了一种存储器装置及其操作方法。存储器装置的操作方法包括：施加一初始化偏压至多个存储单元，使得这些存储单元具有多个阈值电压；以及根据这些阈值电压分别施加多个写入电压至这些存储单元，使得这些存储单元由这些阈值电压改变为多个目标阈值...

本发明公开了一种电源压降检测电路，包括检测元件以及存储单元，检测元件耦接第一源电压，用以检测第一源电压的电压电平，存储单元耦接检测元件，可依据第一源电压的电压电平切换于第一存储状态和第二存储状态之间。

本发明公开了一种半导体元件及其制造方法。半导体元件包括基底以及介电层。所述介电层位于所述基底上，所述介电层中具有多个开口，所述开口的侧壁具有凹凸轮廓。半导体元件的制造方法，包括：于基底上交替形成多个第一层与至少一第二层；于所述第一层与所...

本发明公开了一种垂直存储器装置及其制造方法，该垂直存储器装置是一种具有被多个柱洞隔离的多个导电及电荷捕捉柱的垂直半导体存储器装置。多个柱形成于具有多个导电/电荷捕捉柱及区分数层导电材料成为多个散乱条的多个柱洞的多个交替的导电及绝缘材料层...

本发明公开了一种存储器装置及其数据擦除方法，该存储器装置包括一第一存储单元串以及一第二存储单元串。该第一存储单元串耦接至一第一位线以及多条字线。该第二存储单元串耦接至一第二位线以及这些字线。当这些字线被施加一擦除电压，该第一位线被施加一...

本发明公开了一种存储器元件，包括一半导体本体、在半导体本体中的一第一终端、围绕于第一终端的一通道区域，以及围绕于通道区域的一第二终端，半导体本体具有一第一导电类型，第一终端具有一第二导电类型，通道区域具有第一导电类型，第二终端具有第二导...

本发明公开了一种半导体结构，其包括一掺杂基底、一栅结构、一源极、一漏极与一场掺杂区。源极与漏极分别位于栅结构的相对侧的掺杂基底中。场掺杂区具有相反于源极与漏极的导电型。场掺杂区从源极延伸超过栅结构的一第一栅侧壁，而未到达栅结构相对于第一...

本发明公开了一种具输出缓冲器的集成电路及控制输出缓冲器的方法。该集成电路包括输出缓冲器以及控制电路。输出缓冲器具有讯号输入、讯号输出以及一控制输入组。输出缓冲器具有输出缓冲延迟以及响应施加至控制输入组的控制讯号的可调驱动强度。或者，输出...

本发明公开了一种存储元件的制造方法，包括以下步骤：提供衬底；于衬底上形成多个半导体鳍状结构；每一半导体鳍状结构包括第一掺杂区与基体区，第一掺杂区位于基体区上，以及相邻两个半导体鳍状结构之间具有沟道；于半导体鳍状结构的基体区与沟道底部的衬...

本发明公开了一种半导体装置及其制造方法，该半导体装置包括一第一叠层结构与一第二叠层结构。第一叠层结构与第二叠层结构沿着一第一方向排列，且沿着一第二方向延伸，第一方向垂直第二方向。第一叠层结构包括一第一操作部以及一第一支撑部。第一支撑部沿...

本发明公开一种半导体结构及其制造方法。半导体结构包括一基板、一条状叠层结构以及至少一导电结构。基板具有一凹槽，条状叠层结构形成于凹槽内。条状叠层结构包括多个导电条及多个绝缘条。各导电条具有一水平导电段及二垂直导电段连接于对应的水平导电段...

本发明公开了一种图案化的方法，该方法包括：提供具有材料层的基底；在材料层上形成图案化的硬掩模层，其中具有多个第一孔洞；接着，形成掩模层，其中包括多条线图案掩模，线图案掩模沿着一方向延伸，且将每一第一孔洞分隔成第二孔洞与第三孔洞；以图案化...

本发明提供了一种集成电路包含执行数个存储器操作的电路。来自一第一电力引线及一第二电力引线的唯一一个的电力足以使电路操作。一封装包裹集成电路。封装上的多条引线将电力及数据从封装的一外部电性耦接至被封装所包裹的集成电路，包含第一电力引线、第...

本发明是有关于一种线路布局及其间隙壁自对准四重图案化的方法。该线路布局包括：第一线路、第二线路、第三线路与第四线路。第二线路与第三线路位于第一线路与第四线路之间，且第一线路、第二线路、第三线路与第四线路分别沿着第一方向延伸。第二线路的末...

本发明公开了一种包括改良的静电放电保护元件的半导体结构。此种半导体结构包括一基板、形成于基板中的一阱区、形成于阱区中的一第一重掺杂区、形成于阱区中并与第一重掺杂区分离的一第二重掺杂区、形成于基板上介于第一重掺杂区及第二重掺杂区之间的一栅...

本发明公开了一种数据输出方法，包括：产生一数据状态指示码，数据状态指示码指示由一存储器控制器所传输的一数据块的错误状态；结合数据状态指示码与数据块以产生一输出信号；以及将输出信号输出至一数据总线接脚。