本发明是有关于一种半导体装置及其制造方法，用以在半导体堆叠中形成无瓦解的多个高深宽比沟槽，使集成电路中的高深宽比沟槽由复合材料制造而成，并伴随着具有笔状蚀刻轮廓的沟槽界线。此制造方法减少了沟槽界线和在制造过程中施予的流体之间的张力,从而...

本发明公开了一种用于闪存的感测方法及其存储器元件，适用于在偶数位线与奇数位线之间的感测以改善每一位线对中独立感测的读取时间。所述连续感测方法通过在读取期间针对每一感测位线进行预充电时间节省而改良偶数/奇数位线独立感测的读取时间。在此方法...

本发明是有关于一种半导体元件及其制造方法。所述半导体元件包括基底、第一介电层、第一导体层以及隔离结构。基底具有沟渠；第一介电层配置于相邻两个沟渠之间的基底上；第一导体层配置于第一介电层上；隔离结构位于沟渠中，包括平坦区与凹陷区，平坦区的...

本发明公开了一种具低介电常数绝缘材料的三维存储器装置及其制造方法，该存储器装置包括多个叠层，各叠层包括交替叠置的多个导电条和多个绝缘条。绝缘条中至少一者包括具有介电常数等于或小于3.6的绝缘材料。导电材料的多个结构是正交地排列于叠层上。...

本发明公开了一种指令处理的方法与装置，用于在一存储器控制器之中，该指令处理的方法包括：接收一串行输入讯号，该串行输入讯号包含一连串的二进制数(binary digit)；在该串行输入讯号的多个奇数位置或多个偶数位置的其中这些位置撷取这些...

本发明是有关于一种半导体装置及减小表面起伏与字元线纵梁残余的制造方法。该方法可包括结合内埋氧化区上的第一介电填充材料的形成以及此介电填充材料的移除，以制备用于随后字元线的形成的实质上平的基板。此方法可考虑到伴随着减少的字元线纵梁剩余材料...

本发明公开了一种半导体元件及其制造方法。半导体元件包括基底与叠层；基底包括第一区、第二区以及第三区；第三区配置于第一区与第二区之间；由于第一区的基底的顶面低于第二区的基底的顶面，因此，第三区的基底具有第一阶梯高度；叠层配置于第一区与第三...

本发明公开了一种半导体结构及其制造方法。所述方法包括下列步骤：首先，形成一叠层于位在一基板上的一底层上，此一叠层是由交替的多个牺牲层和多个绝缘层所构成；接着，同时形成贯穿叠层的多个第一孔洞和多个第二孔洞；在所形成的半导体结构中，第一孔洞...

一种存储器装置包括数个叠层的导电条、位于数个叠层的导电条上面并正交于数个叠层的导电条的字线、垂直栅极柱以及控制电路。字线电性耦接至垂直栅极柱，用于作为控制这些叠层的导电条中的电流流动的栅极。字线包括彼此相邻的第一字线及第二字线。垂直栅极...

本发明是有关于一种记忆元件及其制造方法。该记忆元件包括多个栅极柱结构与多个介电柱，在一第一方向间隔相互交替，在一第二方向相互交替且接触，且自一第三方向嵌入于堆叠层中，借以将堆叠层分隔成多个堆叠结构。每一介电柱在第二方向的侧壁与其相邻的栅...

本发明公开了一种具有交错的控制结构的三维阵列存储器装置，其包括基底上半导体材料条纹的多个第一叠层与多个第二叠层。基底上这些栅材料条纹的第二叠层与这些第一叠层交错并具有共平面。这些第二叠层配置为这些第一叠层的多个栅极。多个第一字线正交在这...

本发明公开了一种三维半导体元件，包括：多层存储器层，垂直叠层于一基板上且此些存储器层相互平行；一选择线，位于此些存储器层上方；多条位线，位于选择线上方，且此些位线相互平行并垂直于选择线；多条串行垂直于此些存储器层和选择线，且此些串行被电...

本发明是有关于一种记忆元件及其制造方法。该记忆元件包括多个栅极柱结构与多个介电柱沿着相同方向交替设置，且埋入于堆叠层中，将堆叠层分隔成多个堆叠结构。本发明利用个别的蚀刻工艺与沉积工艺，在堆叠层中嵌入多个栅极柱结构与多个介电柱，使得堆叠层...

本发明公开了一种用于三维与非门高速缓存的预读方法及写入方法。预读方法包括下列步骤：施加第一选择电压于数个位线的其中之一，以选择数层的其中之一；施加第二选择电压于数个串行选择线的其中之一，以于已选择的该层中选择数个串行的其中一；已选择的串...

本发明是有关于一种半导体元件，其包括基底、多个堆叠结构以及多个支撑层。其中，堆叠结构位于基底上，相邻两个堆叠结构之间具有沟槽。每一堆叠结构包括多个导体层及多个介电层。且介电层与导体层相互交替。支撑层分别位于堆叠结构之中。本发明的半导体元...

本发明公开了一种存储器测试方法，用以测试存储器装置。该存储器装置包括存储器阵列，该存储器阵列包括多个对称存储器单元、多条字线与多条位线。于测试第一字线时，充电第一位线以测试该第一位线的相邻第一对称存储器单元的第一半边的单一位；以及充电第...

本发明是有关于一种半导体装置及改善字元线电阻与减少硅化物桥接的方法。该方法在将硅化物区域的形成加入至一半导体中时，通过在形成硅化物区域的步骤之前，先暴露出半导体的主动区域的一部份，可使具有一硅化物层的一半导体的字元线电阻改善，并且减少硅...

本发明提供了一种操作包含多个存储单元区块的NAND阵列的方法，其中每一个存储单元区块包括多个NAND串行，每一个NAND串行具有通道线位于第一串行选择开关和第二串行选择开关之间，这些NAND串行共享位于第一串行选择开关和第二串行选择开关...

本发明公开了一种用于监视一存储装置数据错误状态的方法，包括：由一存储器控制器产生一数据状态指示码以表示由该存储器控制器所传送的一数据块(data chunk)的错误状态；以及由该存储器控制器输出该数据状态指示码至一用户界面。

本发明公开了一种高压元件及其制造方法。高压元件至少包括一基板、形成于基板上的一绝缘物、形成于绝缘物上的一深阱、和形成于绝缘物内且邻近于深阱的底面的一空气层(air layer)。其中，深阱的一底面是与基板相隔开来，空气层是位于深阱和基板...