本发明公开了一种半导体结构及其制造方法。半导体结构包括一导电层、一导电构造、与一介电层。导电层定义出相邻的多个第一开口。导电构造环绕导电层介于第一开口之间的部分。介电层分开导电层与导电构造。

本发明公开了一种具有金属层于漂移区之上的半导体元件，该半导体元件包括衬底、绝缘层、栅极层以及金属层。绝缘层配置于衬底之上且覆盖漂移区，绝缘层包括第一边缘与第二边缘，第二边缘相对于第一边缘。栅极层覆盖绝缘层的第一边缘。金属层包括金属部分，...

本发明公开了一种多芯片封装结构以及制备此多芯片封装的方法。此多芯片封装包括多芯片叠层，其包括多个位于多个芯片层中的多个芯片。每一个芯片叠层包括二个或更多芯片。每一个芯片位于芯片叠层中至少另外一个芯片的垂直投影中，并配制于各自的芯片层中。...

本发明公开了一种半导体装置及其制造方法，该方法包括形成绝缘基层于基板的表面之上。该方法更包括形成多层结构于绝缘基层之上，该多层结构具有导电层及绝缘层。该方法更包括在多层结构中刻蚀以及形成电荷储存层于图案化的多层结构之上。该方法更包括形成...

本发明公开了一种半导体结构及其制造方法。半导体结构包括一导电层、一导电条纹、一介电层、与一导电元件。导电层具有一第一导电材料。导电条纹与导电层位于相同的阶层，并具有一第二导电材料。第二导电材料是邻接导电性质不同的第一导电材料。导电元件与...

本发明公开了一种接触结构及形成方法以及应用其的回路。通孔形成于通过形成第一次叠层、第二次叠层、第一缓冲层、与第二缓冲层来形成的交替的有源层与绝缘层的一叠层中。第二次叠层位于第一次叠层上。第一缓冲层形成于第一次叠层与第二次叠层问。第二缓冲...

本发明公开了一种用以降低编程干扰的存储器装置及其编程方法，编程具有交替页方向的三维与非门闪存的常见问题包括背图案效应与图案诱发编程干扰。改进的编程技术可实质上降低这些问题，并于设定存储单元的阈值电压时增加准确度。提供范例技术混合「透过字...

本发明公开了一种包括多个阶的3D阵列的存储器及其制作方法。各阶包括一位线接垫、一源极线接垫及多条半导体材料的条块，条块延伸于位线接垫与源极线接垫之间。源极线接垫包括至少一n型区及至少一p型区。存储器包括多条耦接于此些阶的此些条块的此些条...

本发明公开了一种用于响应于读取要求的存取存储器装置的方法和装置，包括响应于一第一要求，利用该存储器装置的一指令协议构成一第一读取序列。该第一读取序列包括一脚本和一起始实体地址。在接收到一第二要求时，该方法根据该存储器装置的该指令协议判定...

本发明公开了一种具有多个用以储存电荷的电荷储存层的带隙工程存储器，该存储器包括一栅极、一通道材料、以及一介电叠层。通道材料具有一通道表面以及一通道价带边缘。介电叠层是位于栅极与通道表面之间。介电叠层包括一多层隧穿结构、一第一电荷储存氮化...

本发明公开了一种半导体结构。此一半导体结构包括一基板、形成于基板中的一第一阱、形成于第一阱中的一第一重掺杂区、形成于基板中并与第一阱分离的一第二重掺杂区、形成于基板中第二重掺杂区下的一第二阱、形成于基板上介于第一重掺杂区及第二重掺杂区之...

本发明公开了一种操作包括相变材料的第一存储单元的方法，其中第一存储单元是可编程的，以存储多个数据值中的一个数据值，所述数据值以第一存储单元的多个不重叠范围电阻表示。该方法包括：施加至少一测试脉冲给第一存储单元，以在一中间范围电阻建立第一...

本发明是有关于一种半导体结构及其制造方法。所述半导体结构包括一导电层、一导孔、以及设置在导电层与导孔之间的一阻障层。其中阻障层填塞有氧。本发明藉由以氧填塞阻障层的晶界，堵住了组成材料或反应性/沉积气体的扩散路径，并可补偿边界缺陷所带来的...

本发明公开了一种半导体结构及其制造方法。半导体结构包括一第一电极层、一第二电极层与一介电层。介电层配置在第一电极层与第二电极层之间。第二电极层的宽度是往远离介电层的方向变大。

本发明公开了一种晶圆测试特殊图案及探针卡缺陷的检验方法。晶圆测试特殊图案检验方法是将晶圆区分为多个测试区块，其中各个测试区块包括多个芯片，利用探针卡的多个接点分别测试晶圆的各个测试区块中的芯片，以取得晶圆的测试图。然后，累加测试图的各个...

本发明公开了一种集成电路及其操作方法与制造方法。集成电路包括一三维存储阵列与多个条选择线。三维存储阵列包括多个阶层。阶层各包括一第一NAND串行、一第二NAND串行、与连接开关晶体管的二维阵列。第一与第二NAND串行包括存储单元及串行开...

本发明公开了一种天线效应放电回路及其制造方法，该天线效应放电电路，具有图案化导体层，其可暴露在工艺中的电荷感应环境。天线效应放电电路具有一端及一栅极，该端连接装置上的一节点，节点受保护以避免电荷累积，栅极例如是电路中场效应晶体管的栅极，...

本发明公开了一种多层存储器阵列及其制作方法，该存储器阵列包括：沿着第一方向延伸的多个脊状多层叠层以及形成于多个脊状多层叠层顶部的硬掩模层。此硬掩模层包括：分别垂直地对准多个脊状多层叠层的多个条带，分别沿着与第一方向直交的第二方向连结相邻...

本发明公开了一种存储单元及其制造方法，该存储单元包括基底、两个第一导电型掺杂区、一第二导电型掺杂区、两个叠层结构以及第一隔离结构。所述第一导电型掺杂区分别配置于所述基底中。所述第二导电型掺杂区配置于所述两个第一导电型掺杂区之间的所述基底...

本发明为一种非挥发式存储器装置、使频率信号同步的电路，以及在非挥发式存储器装置内配置信号延迟的方法。在非挥发式存储器装置内配置信号延迟的方法包含以下步骤：接收一外部频率信号；提供一数据选通信号，该数据选通信号代表存储在该非挥发性存储器内...