本发明公开了一种高压半导体元件。高压半导体元件包括一P型基板、一高压N型阱(HVNW)、一第一P型阱、一漂移区(drift region)以及一P型掺杂层。高压N型阱形成于P型基板中。第一P型阱形成于高压N型阱中，第一P型阱的一底部相距...

本发明公开了一种半导体结构，该半导体结构包括：导电条纹、导电层、第一介电层与一第二介电层。第一介电层介于交错配置的导电条纹与导电层之间。第二介电层不同于第一介电层，并与第一介电层邻接在导电条纹的同一侧壁的不同位置上。本发明提供的半导体结...

本发明公开了一种存储器的电平移位器及译码器。电平移位器接收具有窄电压范围的输入，并提供宽电压范围的输出。电平移位器包含具有导通(turn-on)电压的晶体管。控制电路施加偏压至电平移位器，以使晶体管并不会接收导通电压。

本发明公开了一种结场效晶体管，其包括一第一掺杂区与一第二掺杂区。第一掺杂区包括一源极与一漏极。第二掺杂区包括一栅极，并与第一掺杂区之间具有一U形的PN结位于源极与漏极之间。

本发明是有关于一种尺寸减小的半导体装置及其制造方法与操作方法。该半导体装置,包括一基板以及多个区块,此多个区块形成一串列。各个区块是位于基板上且包括配置于基板上的多条字元线。串列包括一单一的接地选择线，配置于此多个区块的一侧，及一单一的...

本发明公开了一种存储器装置、集成电路装置及其制造方法。该集成电路装置包括：基板上的存储单元阵列；行/列线配置在阵列中；行/列线包含通路晶体管，通路晶体管在第一图案层内包括半导体层带；半导体层带包括半导体通道主体、接触区域及延伸部；接触区...

本发明是有关于一种半导体结构及内连线结构形成方法。该半导体结构的内连线结构，是以倒T形的中介窗来增加内连线结构与衬底导电材料(如铜)层之间的介面可靠度。倒T形的中介窗能有效地增加中介窗的底部关键尺寸，借此，减少或消除导电材料层在高温或应...

本发明是关于一种内存装置及其制造方法，该内存装置包含基板、柱状通道层和电荷捕捉层，该柱状通道层设置于该基板上，且包含周边侧壁，该电荷捕捉层，围绕该周边侧壁。该制造方法包括提供工件，其中该工件包含具有侧壁的条状漏/源极材料区、设置于该条状...

本发明公开了一种三维存储器装置的数据擦除方法，其中三维存储器装置包括多条字线以及多条半导体通道，这些半导体通道与这些字线交叉设置以形成多个存储单元，该数据擦除方法包括以下步骤：首先，在擦除操作的第一阶段，施加第一电压至这些半导体通道的第...

本发明公开了一种集成电路，包含垫，此垫(pad)适用于从外部驱动器接收一讯号。状态缓存器110用以被编程为一状态，此状态指示用以设置垫的一电压电平，此电压电平在集成电路装置上的电路的初始化期间回应于垫的状态而设。此电压电平可对应一逻辑低...

本发明公开了一种用以修整三维与非门闪存的控制晶体管的系统与方法，三维与非门闪存阵列(3D NAND Flash memory array)中的控制晶体管与存储单元二者皆可使用相同的技术来形成(例如是电荷捕捉结构)，以简化制造过程。然而，...

本发明公开了一种三维存储装置。三维存储装置包括存储元件区、第一阶梯结构、第二阶梯结构、第一导电条以及第二导电条。存储元件区包括第一叠层结构以及第二叠层结构。第一叠层结构包括第一半导体条，第二叠层结构包括第二半导体条。第一阶梯结构位于存储...

本发明公开了一种存储器装置及其编程方法，存储器装置包括相互串接的第一晶体管、存储单元串与第二晶体管。存储单元串包括目标存储单元、与目标存储单元相邻的第一与第二周边存储单元以及与目标存储单元不相邻的多个非目标存储单元。存储器装置的编程方法...

本发明是有关于一种记忆元件的制造方法，包括：在第一区与第二区的基底上形成堆叠层,堆叠层包括储存层、第一导体层以及第一罩幕层。将堆叠层图案化，以形成多个第一图案化的堆叠层。第一图案化的堆叠层沿着第一方向延伸，从第一区延伸到第二区。每一第一...

本发明公开了一种三维存储器元件及其制造方法，该制造方法包括：形成第一半导体材料的多个层，以及形成通过此些层的多个孔洞；透过此些孔洞，对此些层执行刻蚀工艺，以在相邻且围绕此些孔洞的此些层之中形成多个拉回区域；沉积第二半导体材料的一薄膜于此...

本发明公开了一种半导体装置，包括基板、第一重掺杂区、第二重掺杂区、埋入层以及第三重掺杂区。基板具有第一导电型。第一重掺杂区形成在基板内且具有第一导电型。第二重掺杂区形成在基板内且具有第一导电型。埋入层形成在基板内且与第一重掺杂区及第二重...

本发明公开了一种储存数据数值在存储单元的方法及存储器，数据数值包含一第一数据数值和一第二数据数值其中之一，第一数据数值和第二数据数值分别由第一及一第二可编程电阻值范围(programmable resistance ranges)所表示...

本发明是有关于一种晶体管装置及记忆装置及晶体管装置的制造方法。该晶体管装置包括跨置导体，晶体管具有栅极、通道及源极/漏极端，跨置导体设于源极/漏极端，电路连接于跨置导体，以施加一偏压，此偏压对被捕捉于绝缘材料内的电荷产生补偿倾向。

本发明是有关于一种半导体制作方法及半导体装置，其可在过度蚀刻中控制凹槽深度以及底部蚀刻关键尺寸，该半导体装置包括与等离子体蚀刻反应以形成聚合物的碳掺杂/布植停止层，当高深宽比(high-aspect-ratio)的结构中过度蚀刻时，聚合...

本发明公开了一种三维叠层多芯片结构及其制造方法，该三维叠层多芯片结构，包括M个芯片、一第一导电柱与N个第二导电柱。每一芯片具有一共享连接区与一芯片引导块。芯片包括一基板及一图案化电路层。图案化电路设置于基板上，图案化电路层包括一有源元件...