本发明揭示一种通孔制程、半导体元件及形成晶片堆栈的方法，通孔制程包括以下步骤：提供一半导体基底，包括：一集成电路元件，设于该半导体基底上；一内层介电层，设于该半导体基底上且覆盖该集成电路元件，及一接触插塞，设于该内层介电层中且电性连接该...

本发明涉及通过共注入碳和氮降低多晶硅耗尽。一种形成半导体结构的方法，该方法包括：提供半导体衬底；在该半导体衬底上形成栅电介质层；在该栅电介质层上形成栅电极层；将碳和氮掺杂进该栅电极层；以及在掺杂碳和氮的步骤之后，图案化该栅电介质层和该栅...

本发明是有关于一种化学机械研磨元件、晶圆的研磨方法及晶圆研磨系统，其中一种处理晶圆的化学机械研磨（ＣＭＰ）元件，包含一板，以面朝上方向支撑欲进行处理的晶圆；一研磨头，面对此板，其中研磨头包含可旋转的研磨垫，当研磨垫旋转时，研磨垫可操作来...

本发明公开一种集成电路结构，包括一半导体芯片，其还包括一第一表面以及一第一图案化接合垫，露出于第一表面。第一图案化接合垫包括彼此电性连接的多个部位以及位于其内的至少一开口。集成电路结构还包括一介电材料，填入开口的至少一部分。本发明提供的...

一种制造半导体装置的方法，包括：提供一半导体基底；于该基底中形成一晶体管，该晶体管具有一栅极结构，其包括一虚置栅极结构；于该基底及该晶体管上形成一层间介电质；于该层间介电质上进行一第一化学机械研磨，以露出该虚置栅极结构的一顶表面；移除该...

本发明提供一种集成电路和半导体装置制造方法、隔绝区域阶高控制方法，其隔绝区域的阶高之间具有较佳的一致性。集成电路的制造方法包括提供一基板，其具有一个或多个沟槽；填充上述一个或多个沟槽；对已填充的一个或多个上述沟槽进行一化学机械研磨工艺，...

本发明提供一种制造具有金属栅极堆叠的半导体装置及其制造方法，其中该方法包括：于一半导体基底上形成一高介电常数介电材料层；于该高介电常数介电材料层上形成一金属栅极层；于该金属栅极层上形成一顶栅极层；图案化该顶栅极层、该金属栅极层及该高介电...

本发明提供一种集成电路结构及其形成方法，该方法即堆叠式晶片的制造方法。在一实施例中，该方法包括如下步骤：提供一晶片，具有一芯片侧与一非芯片侧，该芯片侧包括多个半导体芯片；提供多个裸片，粘合每一所述多个裸片至所述多个半导体芯片其中之一；以...

一种集成电路结构包括：半导体衬底；位于半导体衬底中的第一有源区；位于半导体衬底中并具有和所述第一有源区相反导电类型的第二有源区。栅极带位于第一有源区和第二有源区上方，并与所述第一有源区和所述第二有源区分别形成第一金属氧化物半导体器件和第...

本发明提供一种静态随机存取存储器，包括交叉耦接（ｃｒｏｓｓ－ｃｏｕｐｌｅｄ）的一对反向器、一第一ＮＭＯＳ晶体管、一第二ＮＭＯＳ晶体管以及一第三ＮＭＯＳ晶体管。一对反向器交叉耦接且具有第一存储节点；第一ＮＭＯＳ晶体管具有一漏极连接于第一存...

本发明提供一种半导体装置的制造方法，包含：提供一具有一第一区域及一第二区域的基材，各自形成一第一栅极堆叠于该第一区域及一第二栅极堆叠该第二区域，该第一栅极堆叠含一第一虚置栅极及该第二栅极堆叠含一第二虚置栅极，移除该第一栅极堆叠中的第一虚...

一种用来判断存储单元状态的检测电路，包括灵敏放大器。灵敏放大器包括不均衡交叉耦合锁存器、其沟道耦合到位线ＢＬ与第一输出节点之间的第一栅极ＦＥＴ以及其沟道耦合到ＢＬＢ与第二输出节点之间的第二栅极ＦＥＴ。不均衡交叉耦合锁存器被包括位于第一输...

本发明提出了一种用于离子注入一致性的方法，包括确定半导体晶片的关键尺寸（ＣＤ）偏差，在离子注入过程中以二维模式移动半导体晶片，以及控制半导体晶片的移动速度以使得注入到半导体晶片的注入量基于ＣＤ偏差而变化。

本发明涉及分区域激光退火及前馈工艺控制。一种方法，包括将半导体晶片划分为多个管芯区域，产生所述半导体晶片的绘图，利用激光对半导体晶片的多个管芯区域的每一个进行扫描，以及基于通过半导体晶片绘图确定的管芯区域数值在扫描过程中对激光的参数进行...

提出了一种集成电路的保护器件。所述保护器件包括ＮＭＯＳ器件。所述ＮＭＯＳ器件被连接到有源器件的栅极，如逆变器。所述保护器件可提供保护，免受等离子导致损伤（ＰＩＤ），如可危害有源器件的电荷效应。所述ＮＭＯＳ保护器件为处理过程中累积的电荷提...

本发明提供一种半导体元件与其制法。半导体元件包括：一具有一第一区域与一第二区域的半导体基材，其中第一区域与第二区域彼此隔离；多个晶体管形成于第一区域中；一对准标记形成于该第二区域中，其中对准标记于一第一方向具有多个有源区域；以及一虚设栅...

提供一种制造光掩膜的方法。在衬底上沉积掩膜层（如铬）。在该铬层上进行等离子处理。在处理的铬层上形成光致抗蚀剂层。在实施例中，等离子处理粗糙化了铬层。在实施例中，等离子处理在铬层上形成阻挡膜。使用该光致抗蚀剂层图形化亚分辨率辅助图形。

本发明公开了一种使用绝缘膜保护半导体芯片的侧壁。一种形成集成电路结构的方法，包括：提供晶片，所述晶片具有第一半导体芯片、第二半导体芯片、以及在第一半导体芯片和第二半导体芯片之间并且与两者邻接的切割槽；在切割槽中形成凹槽，其中，凹槽的底部...

本发明公开一种提供类型－１单元与类型－２单元的集成电路。类型－１单元包括具有默认多晶硅间距的多晶硅线。类型－２单元包括具有非默认多晶硅间距的多晶硅线。第一边界区域包括至少一个隔离区域，所述隔离区域沿Ｘ方向位于类型－１单元与类型－２单元之...

本发明提供一种半导体元件的制造方法，包括提供基底；于基底中形成第一及第二栅极结构，第一栅极结构包括第一硬掩模层，第二栅极结构包括厚度较薄的第二硬掩模层；移除第二硬掩模层，第一硬掩模层部分保留；进行研磨工艺以露出第二栅极结构的硅层；自第二...