Ｙ方向没有ＯＤ间隙影响的标准单元制造技术

一种集成电路结构包括：半导体衬底；位于半导体衬底中的第一有源区；位于半导体衬底中并具有和所述第一有源区相反导电类型的第二有源区。栅极带位于第一有源区和第二有源区上方，并与所述第一有源区和所述第二有源区分别形成第一金属氧化物半导体器件和第二金属氧化物半导体器件。第一间隔条位于所述半导体衬底中并连接到所述第一有源区上。至少部分的所述第一间隔条与部分的所述第一有源区相邻并分离开。第二间隔条位于所述半导体衬底中并连接到所述第二有源区上。至少部分的所述第二间隔条与部分的所述第二有源区相邻并分离开。

【技术实现步骤摘要】

本专利技术通常涉及一种半导体器件，尤其涉及一种金属氧化物半导体(MOS)器件， 并且甚至涉及一种MOS器件的应力改善。
技术介绍
在过去几十年里，半导体器件，例如金属氧化物半导体(MOS)器件的尺寸以及内 在特性的减少已使得集成电路每单位功能的速度、性能、密度和成本得到持续改善。根据 MOS器件的设计及其内在特征中的一个，调整位于MOS器件源极和漏极之间的栅极下方的 沟道区长度，改变了与沟道区有关的电阻，从而影响MOS器件的性能。特别是，沟道区长度 的縮短减小了 MOS器件的源-漏极电阻，当足够的电压被提供到MOS器件的栅极时，假设其 他特性维持相对不变，这样则可能使得源极与漏极之间的电流增加。 为了进一步增强MOS器件的性能，可以将应力引入到MOS器件的沟道区中，以改 善其载流子迁移率，这样接下来导致饱和电流的改善，因此改善了速度。通常，理想的是沿 源-漏方向(沟道长度方向)在n型MOS(NMOS)器件的沟道区中感应拉伸应力，以及沿沟 道长度方向在P型MOS (PMOS)器件的沟道区中感应压力。另一方面，PMOS和NMOS器件均 受益于沿沟道宽度方向的拉伸应力。 可以各种方式将应力施加给MOS器件，例如通过应力蚀刻停止层和/或应力浅沟 槽隔离(STI)区。图1显示了部分标准单元的设计版图，该标准单元包括PM0S器件2和 NMOS器件4。 PMOS器件2包括有源区6和位于有源区6上方的栅极10。 NMOS器件4包括 有源区8和位于有源区8上方的栅极10。 PMOS器件2和NMOS器件4的沟道区分别包括位 于栅极10下方的部分有源区6和8。 假设存在通过STI区14与有源区6分离开的另一个有源区12，其中有源区12和有 源区6之间的间隙为S1、STI区14通常将压力施加到有源区6上，并因而不利地影响PMOS 器件2的驱动电流。此外，由STI区14施加的压力大小受间隙SI的数值影B向，并且SI越 大，压力将越大。在利用标准单元设计形成的半导体芯片上，通常存在许多相对地随机放置 的标准单元，因此对于一个标准单元的间隙SI可以显著区别于对于另一个标准单元的间 隙1。这导致MOS器件的驱动电路显著变化，此外用于某些MOS器件的一些间隙SI可以很 大，以至于相应MOS器件的驱动电流被影响到某些设计不能接受的程度。因此需要新的标 准单元来解决上述问题。
技术实现思路
根据本专利技术的一个方面，提供了一种集成电路结构包括半导体衬底；位于半导体 衬底中的第一有源区；位于半导体衬底中并具有和所述第一有源区相反导电类型的第二有 源区。栅极带位于第一有源区和第二有源区上方，并与所述第一有源区和所述第二有源区 分别形成第一金属氧化物半导体器件和第二金属氧化物半导体器件。第一间隔条位于所述 半导体衬底中并连接到所述第一有源区。至少部分的所述第一间隔条与部分的所述第一有4源区相邻并分离开。第二间隔条位于所述半导体衬底中并连接到所述第二有源区。至少部 分的所述第二间隔条与部分的所述第二有源区相邻并分离开。 根据本专利技术的另一方面，一种集成电路结构包括半导体衬底；位于所述半导体 衬底中的第一有源区；和位于所述半导体衬底中并具有和所述第一有源区相反导电类型的 第二有源区。栅极带位于所述第一有源区和所述第二有源区上方，并与所述第一有源区和 所述第二有源区分别形成第一金属氧化物半导体器件和第二金属氧化物半导体器件。第一 间隔条位于所述半导体衬底中，并具有和所述第一有源区相同导电类型。所述第一间隔条 为和所述第一有源区相邻并分离的有源区。第二间隔条位于所述半导体衬底中，并具有和 所述第二有源区相同导电类型，其中所述第二间隔条为和所述第二有源区相邻并分离的附 加有源区。 根据本专利技术的再一方面，一种集成电路结构，包括具有第一边界、第二边界、第三 边界和第四边界的标准单元。所述第一边界和所述第二边界位于所述标准单元的相对两 端，以及所述第三边界和所述第四边界位于所述标准单元的相对两端。所述标准单元包括 半导体衬底；位于所述半导体衬底中的有源区；位于所述有源区上方的栅极带；以及作为 所述半导体衬底中附加有源区的间隔条。所述间隔条与全部的所述第三边界、部分的所述 第一边界以及部分的所述第二边界邻接。所述间隔条和所述有源区属于第一导电类型。绝 缘区形成在所述半导体衬底中，其中所述绝缘区位于至少部分的所述第一有源区和至少部 分的所述第一间隔条之间，并与它们邻接。 本专利技术的优点包括一个金属氧化物半导体(M0S)器件的有源区和相邻有源区之 间的间隙(沿Y方向)可调整，以及M0S器件的性能更可预知。附图说明 为了更全面地理解本专利技术及其优点，现在将结合附图给出下面的详细说明，其 中 图1显示了传统标准单元，其中该标准单元的MOS器件中有源区与相邻有源区之 间的间隙根据标准单元的位置来确定； 图2A、图2B和图2C为本专利技术实施例在制造过程中间阶段的俯视图和剖视图； 图3显示了具有与有源区断开的间隔条的实施例； 图4和图5为包括多个并联连接反相器的标准单元实施例； 图6显示了分接头(t即)单元的版图； 图7显示了填充单元(filler cell)的版图； 图8显示了包括标准单元、分接头单元和填充单元的电路结构，其中各个单元被设置为多个行；以及 图9显示了仿真结果。具体实施例方式下面，将对本专利技术的优选实施例的实现及使用做出讨论。但是，应当了解本专利技术提 供许多可应用的专利技术概念，这些专利技术概念可以体现在各种特定环境下。文中讨论的特定实 施例仅阐述了本专利技术的实现及使用的特定方式，并不用来限制本专利技术的保护范围。 本专利技术提出了一种包括用来对施加到金属氧化物半导体(M0S)器件上的应力进 行调节的间隔条的新型集成电路，下面将对本专利技术优选实施例及其变化进行讨论。在本发 明的所有不同视图及实施例中，相似的参考数字将用于指示相似的元件。 图2A显示了本专利技术的一个实施例，该实施例提供了具有某种逻辑功能的标准单 元20的一部分。图示的标准单元20包括例如形成反相器的PM0S器件30和NM0S器件40， 虽然标准单元20可以包括更多的M0S器件(该图中未显示，可以参考图4和图5)。标准单 元20的上边界和下边界利用箭头21做出标记，以及左边界和右边界利用箭头21'做出标 记。PM0S器件30包括有源区32和位于有源区32上方的部分栅极带22。 NM0S器件40包 括有源区42和位于有源区42上方的部分栅极带22。如现有技术可知，位于栅极带22相对 侧的部分有源区32形成PM0S器件30的源极和漏极区，并且位于栅极带22相对侧的部分 有源区42形成NM0S器件40的源极和漏极区。 有源区32被重掺杂为p型，以及有源区42被重掺杂为n型。接触孔插塞102形成 在各个M0S器件30和40的源极和漏极区上方，并将该源极和漏极区连接到金属化层(图 中未显示)的上层金属线上。 间隔条34和44形成在标准单元20的边界上。图2B和2C显示了图2A所示结 构的剖视图，其中图2B、2C分别为沿图2A上2B-2B线和2C-2C线的剖视图。图2B和图2C 显示间隔条34和44为衬底100的一部分，并且由浅沟槽隔离(STI)区24和其他STI区限 定。间隔条34和44也被称作为有源区或者伪有源区。此外，间隔条34本文档来自技高网...

【技术保护点】
一种集成电路结构，包括：半导体衬底；位于所述半导体衬底中的第一有源区；位于所述半导体衬底中并具有和所述第一有源区相反导电类型的第二有源区；位于所述第一有源区和所述第二有源区上方的栅极带，所述栅极带与所述第一有源区和所述第二有源区分别形成第一金属氧化物半导体器件和第二金属氧化物半导体器件；位于所述半导体衬底中并连接到所述第一有源区的第一间隔条，其中至少部分的所述第一间隔条与部分的所述第一有源区相邻并分离开；以及位于所述半导体衬底中并连接到所述第二有源区的第二间隔条，其中至少部分的所述第二间隔条与部分的所述第二有源区相邻并分离开。

【技术特征摘要】
US 2008-9-29 61/101,002;US 2008-12-29 12/345,372一种集成电路结构，包括半导体衬底；位于所述半导体衬底中的第一有源区；位于所述半导体衬底中并具有和所述第一有源区相反导电类型的第二有源区；位于所述第一有源区和所述第二有源区上方的栅极带，所述栅极带与所述第一有源区和所述第二有源区分别形成第一金属氧化物半导体器件和第二金属氧化物半导体器件；位于所述半导体衬底中并连接到所述第一有源区的第一间隔条，其中至少部分的所述第一间隔条与部分的所述第一有源区相邻并分离开；以及位于所述半导体衬底中并连接到所述第二有源区的第二间隔条，其中至少部分的所述第二间隔条与部分的所述第二有源区相邻并分离开。2. 如权利要求1所述的集成电路结构，其中所述第一间隔条和所述第一有源区为第一导电类型，所述第二间隔条和所述第二有源区为与所述第一导电类型相反的第二导电类型。3. 如权利要求2所述的集成电路结构，还包括位于所述半导体衬底中并具有与所述第一间隔条及所述第一有源区相同导电类型的第三有源区；以及位于所述半导体衬底中并具有与所述第二间隔条及所述第二有源区相同导电类型的第四有源区，其中所述第三有源区位于所述第一间隔条和所述第一有源区之间并与所述第一间隔条和所述第一有源区邻接，并且所述第四有源区位于所述第二间隔条和所述第二有源区之间并与所述第二间隔条和所述第二有源区邻接。4. 如权利要求1所述的集成电路结构，其中所述第一有源区和所述第一间隔条通过第一浅沟槽隔离区互相完全分离，并且其中所述第二有源区和所述第二间隔条通过第二浅沟槽隔离区互相完全分离。5. —种集成电路结构，包括半导体衬底；位于所述半导体衬底中的第一有源区；位于所述半导体衬底中并具有和所述第一有源区相反导电类型的第二有源区；位于所述第一有源区和所述第二有源区上方的栅极带，所述栅极带与所述第一有源区和所述第二有源区分别形成第一金属氧化物半导体器件和第二金属氧化物半导体器件；位于所述半导体衬底中并具有和所述第一有源区相同导电类型的第一间隔条，其中所述第一间隔条为和所述第一有源区相邻并分离的有源区；以及位于所述半导体衬底中并具有和所述第二有源区相同导电类型的第二间隔条，其中所述第二间隔条为和所述第二有源区相邻并分离的附加有源区。6. 如权利要求1或5所述的集成电路结构，其中所述第一间隔条、所述第二间隔条、所述第一金属氧化物半导体器件以及所述第二金属氧化物半导体器件位于标准单元的边界中。7. 如权利要求6所述的集成电路结构，其中每个所述第一间隔条和所述第二间隔条与所述标准单元的三个边界邻接。8....

【专利技术属性】
技术研发人员：侯永清，鲁立忠，郭大鹏，田丽钧，李秉中，戴春晖，陈淑敏，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]