专利查询
首页
专利评估
登录
注册
台湾积体电路制造股份有限公司专利技术
台湾积体电路制造股份有限公司共有17058项专利
接触孔插塞的制造方法技术
本发明提供一种接触孔插塞的制造方法,包括提供介电层,其包括多个接触孔插塞,上述多个接触孔插塞穿过上述介电层,以接触多个导电区域。形成穿过上述介电层的开口之后,利用电镀方式,在上述多个导电区域和上述多个接触孔插塞之间形成接触孔插塞阻障层,...
具有新型采样策略的高级处理控制制造技术
本发明公开了一种半导体制造方法。该方法包括:对第一多个半导体晶片执行第一工艺;基于工艺质量确定所述第一多个半导体晶片的采样率;确定所述第一多个半导体晶片的采样区域和采样点;根据所述采样率、所述采样区域以及所述采样点,测量所述第一多个半导...
用于减小芯片翘曲度的方法技术
本发明提供了一种用于减小芯片翘曲度的方法。其中,一种形成集成电路结构的方法包括:提供包括正面和背面的晶片,其中,该晶片包括芯片;形成从背面延伸到芯片的开口;将有机材料填充到开口中,其中,有机材料基本上都不在该开口的外部,而是在晶片的背面...
在介电层中形成通孔及垂直蚀刻轮廓的方法技术
本发明提供改善对于半导体装置中的形成通孔或沟槽的后蚀刻的方法。在较佳实施例中,包含进行一初始蚀刻以在一介电层上形成一元件,接着在此介电层上形成一重盖层,接着再进行额外蚀刻及回蚀刻工艺步骤。此重盖方法提供保护底下膜层及避免其在蚀刻后受到损...
半导体装置及其制造方法制造方法及图纸
本发明提出一种半导体装置及其制造方法,其中制造方法包含提供基材;形成至少一个栅极结构上于基材上;形成多个掺杂区域于基材中;形成蚀刻停止层于基材上;移除蚀刻停止层的第一部分,其中蚀刻停止层的第二部分仍保留在多个掺杂区域上;形成硬掩模层于基...
用于背面照明图像传感器的背面封装件的双金属制造技术
公开了一种制造具有改进的焊接性能的半导体器件的方法。该方法包括设置具有前表面和后表面的衬底;在衬底的前表面上形成一个或多个传感器元件;在衬底的前表面上方形成一个或多个金属化层,其中形成第一金属化层包括在衬底的前表面上方形成第一导电层;将...
具有改进的开关电流比的高迁移率多面栅晶体管制造技术
一种多栅晶体管包括位于衬底之上的半导体鳍。半导体鳍包括由第一半导体材料形成的中心鳍;以及半导体层,其具有位于中心鳍的相对侧的第一部分和第二部分。半导体层包括不同于第一半导体材料的第二半导体材料。多栅晶体管还包括围绕半导体鳍的侧壁的栅电极...
构图金属栅极的方法技术
本发明公开了一种制造半导体器件的方法。所述方法包括:在半导体衬底上形成第一、第二、第三和第四栅极结构,每个栅极结构具有伪栅极,从所述第一、第二、第三和所述第四栅极结构上除去所述伪栅极,从而分别形成第一、第二、第三和第四沟槽,形成金属层以...
栅极轮廓的进阶工艺控制方法与制造集成电路元件的系统技术方案
本发明是有关于一种栅极轮廓的进阶工艺控制方法与制造集成电路元件的系统,该进阶工艺控制方法,用以制造一半导体元件,以改善其效能。此方法可包含提供一基材;进行多个工艺,以在前述基材上形成一栅极堆,其中前述栅极堆包括一栅极层;在前述工艺的至少...
超低电平转换电路制造技术
本发明公开了用于具有内部低电压电源(VCCL)和外部高压电源(VCCH)的集成电路系统内的电平转换电路,该电平转换电路包括:连接到VCCH的一对交叉耦合的PMOS晶体管,源极连接到地电位(VSS)和栅极连接到在VCCL和VSS之间摇摆的...
半导体测试垫结构制造技术
一种具有集成管芯-分离保护势垒的半导体测试垫互连结构,所述互连结构包括多个垂直堆叠金属层,每个金属层包括通过电介质材料层与其他测试垫分离的电导体测试垫。在一个实施例中,至少一个第一金属通孔条嵌入到互连结构内部,并将金属层中的每个测试垫电...
旋涂器及用该旋涂器清洗衬底的方法技术
本发明提出一种方法,包括将半导体晶片沿着垂直于所述晶片表面的轴旋转。在旋转所述晶片时,该晶片以振荡式运动方式沿着平行于晶片主表面的方向移动。在旋转及移动所述晶片时,从分别位于该晶片主表面的第1位置和第2位置的第1喷嘴和第2喷嘴同时向该晶...
具有可变设计规则的标准单元架构和方法技术
本发明公开了一种对层到单元边界的间隔具有可变规则的标准单元布图的结构和方法。在一个实施例中,第一标准单元布图提供了导体层,该导体层的至少两个部件分开一个最小间隔距离,该导体层的至少一个部件到单元边界是一个基本上小于最小间隔距离的一半的第...
FINFET元件的制造方法技术
本发明提供了一种FinFET元件和制造FinFET元件的方法。FinFET元件包括锗FinFET元件(如包括Ge鳍的多栅器件)。在一个实施例中,制造Ge-FinFET元件的方法包括在衬底上形成硅鳍,在硅鳍上选择生长包括锗的外延层。然后使...
形成集成电路结构的方法技术
本发明提供一种形成集成电路结构的方法,包括形成介电层,在介电层 中形成开口,进行第一沉积步骤以形成晶种层,以及原处进行第一蚀刻步骤 以移除该晶种层的一部分。本发明能改善晶种层的不均匀轮廓且不牺牲产 能。
半导体结构及其制造方法技术
本发明提供一种半导体结构及其制造方法,该方法包括下列步骤:提供半导体基底,该半导体基底包含第一区及第二区;形成第一MOS元件,包括:于该半导体基底的该第一区上形成第一硅锗材料层;于该第一硅锗材料层上形成硅材料层;于该硅材料层上形成第一栅...
堆叠式集成电路与其制造方法技术
本发明是有关于一种堆叠式集成电路与其制造方法,位于堆叠式集成电路芯片或晶圆间的焊垫保护层的形成,其中焊垫保护层在形成晶圆焊垫的整合制程中被形成。焊垫保护层可避免暴露出的焊垫材料在开放空气或其他恶劣环境中被氧化和腐蚀。藉由提供焊垫保护层于...
集成电路结构的蚀刻方法技术
本发明涉及一种在沟渠中的集成电路结构的蚀刻方法。设置欲蚀刻层于此 结构上与沟渠中。沉积碳氟基(CF-based)聚合物于欲蚀刻层上,再沉积氧氯化 硅(SiOCl)基聚合物的覆盖层。碳氟基聚合物降低沟渠的宽度至一程度,以使 很少或没有氧氯...
半导体元件的形成方法技术
本发明提供一种半导体元件的形成方法,包括:提供一半导体基底;提供一掩膜层于该半导体基底上;形成一开口于该掩膜层中,该开口暴露该半导体基底;形成一含铝层于该掩膜层上以及该开口中的该半导体基底上;以及经由该掩膜层的该开口扩散该含铝层中的铝至...
制造半导体装置的方法制造方法及图纸
本发明提供制造半导体装置的方法。上述制造半导体装置的方法包括提供一半导体基底,其具有一第一区域和一第二区域,形成一高介电常数介电层于该半导体基底之上,形成一硅层该高介电常数介电层之上,形成一硬掩模层于该硅层之上,图案化该硬掩模层、该硅层...
首页
<<
742
743
744
745
746
747
748
>>
尾页
科研机构数量排行前10
华为技术有限公司
133944
珠海格力电器股份有限公司
99092
中国石油化工股份有限公司
87105
浙江大学
81098
三星电子株式会社
68155
中兴通讯股份有限公司
67282
国家电网公司
59735
清华大学
56382
腾讯科技深圳有限公司
54182
华南理工大学
51642
最新更新发明人
歌尔股份有限公司
9000
朱涛
146
浙江大学
81099
罗门哈斯公司
1265
苏州双金实业有限公司
205
江苏百卓智能科技有限公司
5
深圳市蚂蚁零兽物联技术有限公司
5
上海沃振能源科技有限公司
1
广州品唯软件有限公司
668
广西职业技术学院
1218