ＦＩＮＦＥＴ元件的制造方法技术

本发明专利技术提供了一种ＦｉｎＦＥＴ元件和制造ＦｉｎＦＥＴ元件的方法。ＦｉｎＦＥＴ元件包括锗ＦｉｎＦＥＴ元件（如包括Ｇｅ鳍的多栅器件）。在一个实施例中，制造Ｇｅ－ＦｉｎＦＥＴ元件的方法包括在衬底上形成硅鳍，在硅鳍上选择生长包括锗的外延层。然后使用Ｇｅ凝结工艺以可选择地氧化Ｓｉ鳍的硅并将Ｇｉ鳍转变为Ｇｅ鳍。所提供的制造方法可以允许使用ＳＯＩ衬底或体硅衬底，以及ＣＭＯＳ兼容工艺以形成Ｇｅ－ＦｉｎＦＥＴ元件。

【技术实现步骤摘要】

本专利技术一般地涉及半导体器件制造领域，更具体地涉及鳍型场效应晶体管 (FinFET)或其部分的制造方法。
技术介绍
双栅MOSFET为一个器件中包括两个栅的M0SFET。这些器件称为FinFET，因为他 们的结构包括从衬底延伸的薄鳍。可以使用传统的MOSFET技术成功制造硅基FinFET。一 般的FinFET在衬底上制造，具有在衬底之上的绝缘层，该绝缘层具有从衬底延伸的薄鳍， 例如，刻蚀到衬底的硅层中。FET的沟道形成在该垂直鳍中。在鳍之上(或包裹鳍)具有 栅。双栅的益处在于在沟道的两侧都具有栅，获得可以从两侧控制沟道的栅。FinFET的另 外的益处包括减少了短沟道效应和更高的电流。其他的FinFET结构可以包括三个或更多 的有效栅。然而，锗FinFET (Ge-FinFET)的制造具有很多困难。Ge-FinFET器件包括形成在锗 的至少部分中的鳍(与硅鳍对比)。一般的Ge-FinFET制造包括在绝缘体上锗(GOI)衬底 上构图锗层以形成窄Ge-fin。然而，GOI衬底在工业加工中没有广泛使用。另外，GOI衬底 可能具有晶体质量问题，尤其是在较大的晶片尺寸时，例如，300mm晶片。另外，为了适合产 业制造加工，GOI刻蚀工艺需要广泛发展。相比较而言，硅基FinFET工艺已经得到了很好 的发展。因此，需要一种改进的Ge-FinFET器件和FinFET元件的制造方法。
技术实现思路
在一个实施例中，提供了一种制造FinFET元件的方法。提供衬底，在衬底上形成 多个鳍。在鳍上生长外延层。外延层包括锗。进行锗凝结工艺。锗凝结工艺将锗从外延层 转移到鳍上以形成锗鳍(Ge-fin)。在一个实施例中，外延层为SiGe。在一个实施例中，锗 凝结工艺消耗多个鳍和/或外延层中的硅以在鳍之上形成氧化硅层。在硅被消耗时，锗可 以被转移到结构的中心，形成Ge鳍。 在另一个实施例中，提供了一种制造半导体器件的方法。提供衬底，在衬底上形成 硅鳍。在一个实施例中，衬底为SOI衬底。在一个实施例中，衬底为体硅衬底。在硅鳍上形 成层(如外延层)。该层包括锗。将硅鳍转换为锗鳍。鳍的转换包括进行氧化以消耗硅鳍 的硅。消耗的硅形成氧化硅层。在一个实施例中，移除氧化硅层。可以继续进行用于转换 硅鳍的氧化过程直到达到所需要的Ge鳍组分。在一个实施例中，提供了基本纯(如，仅有 锗)的鳍。在一个实施例中，提供了一种FinFET器件。FinFET包括衬底和设置于衬底上的鳍 结构。鳍结构包括上部和下部。上部包括锗。在一个实施例中，上部包括使用Ge凝结工艺 形成的Ge鳍。下部包括绝缘材料。在一个实施例中，下部为氧化硅。在一个实施例中，下 部在湿法刻蚀中形成，该湿法刻蚀在用于形成鳍结构的上部的Ge凝结工艺之后进行。附图说明本专利技术的方面从以下的详细描述结合附图可以得到更好的理解。需要强调的是， 根据行业内的标准实践，各种结构没有按比例绘制。实际上，各种结构的尺寸可以为了描述 清楚而任意的增加或减小。图1为制造Ge-FinFET元件的方法的一个实施例的流程图。 图2、4、6和8为对应图1所示的方法的一个或多个步骤的衬底的一个实施例剖面 图。图3、5、7和9为对应于图2、4、6和8的剖面图的衬底的一个实施例的透视图。图10为Ge-FinFET元件的一个实施例的透视图。图11、12、13和14为对应于图1所示的方法的一个或多个步骤的体硅衬底的一个实施例剖面图。具体实施例方式本专利技术一般地涉及半导体器件，更具体地涉及FinFET元件和制造FinFET元件 (例如，器件或器件的部分)的方法。然而，可以理解的是，本专利技术提供了具体的实施例作 为例子以教导较广的专利技术构思，本领域技术人员能够容易地将本专利技术的教导应用于其他方 法或设备。另外，可以理解的是，本专利技术中讨论的方法和设备包括一些传统的结构和/或 工艺。因为这些结构和工艺是本领域所公知的，所以仅在一般级别的细节进行了讨论。另 夕卜，为了方便和示例的目的，在附图中重复使用参考符号，这样的重复不指示附图中的特征 或步骤的任何必需的组合。另外，以下的描述中第一特征在第二特征之上或上面的结构可 以包括第一和第二特征直接接触的实施例，也可以包括附加的特征形成在第一和第二特征 之间的实施例，这样第一和第二特征可能不是直接接触。在本专利技术中采用的术语FinFET器 件，包括任何鳍基、多栅晶体管。FinFET元件可以包括FinFET器件(如晶体管)或其任何 部分(如鳍)。另外，虽然此处描述为Ge-FinFET元件，但是本领域技术人员将认识到本发 明可以应用于其他化学组分的FinFET。参考图1，示出了制造Ge-FinFET元件的方法的一个实施例。该方法开始于步骤 102，其中提供了包括一个或多个鳍的衬底。在一个实施例中，衬底包括硅衬底(如晶片)。 衬底可以为晶体结构的硅。在其他的实施例中，衬底可以包括其他元素的半导体如锗，或包 括化合物半导体如碳化硅、砷化镓、砷化铟和磷化铟。在一个实施例中，衬底包括绝缘体上 硅(SOI)衬底。SOI衬底可以使用注氧分离(SIMOX)、晶片键合和/或其他适合的方法制造。 在一个实施例中，鳍为硅鳍(Si鳍)。鳍可以，例如，通过在衬底上刻蚀硅层而形成。硅层可 以为SOI衬底的硅层(如在绝缘层之上)。参考图2和3的例子，提供了衬底202。衬底202可以包括硅。绝缘层204设置在 衬底202上。衬底202和绝缘层204可以是SOI衬底的组件(如，包括之上构图的硅层以形 成鳍206)。绝缘层204可以包括氧化硅、蓝宝石和/或其他适合的绝缘材料。绝缘层204 可以为埋氧层(BOX)。在绝缘层204上设置多个鳍206。在一个实施例中，多个鳍206包括 硅。多个鳍206可以通过构图绝缘层204之上的硅层(例如，SOI衬底的硅-绝缘体-硅 叠层的上层硅层)而制造。鳍206可以包括设置在鳍上的帽层。在一个实施例中，帽层为硅层。鳍206可以使用适合的工艺包括光刻和刻蚀工艺来制造。光刻工艺可以包括在衬 底之上形成光致抗蚀剂层(抗蚀剂)(如，在硅层上)，曝光抗蚀剂到构图上，进行曝光后烘 焙工艺，以及显影抗蚀剂以形成包括抗蚀剂的掩膜元件。然后掩膜元件可以用于将鳍206 刻蚀到硅层中。鳍206可以使用反应离子刻蚀(RIE)和/或其他适合的工艺刻蚀。在一个实施例中，鳍206通过双构图光刻(DPL)工艺形成。DPL为通过将构图分为 两个交错的构图而在衬底上构造构图。DPL允许增强结构(如鳍)密度。可以使用的不同 的DPL方法包括双曝光(如，使用两个掩膜组)，形成邻近结构的衬垫，移除结构以提供衬垫 的构图，抗蚀剂冷冻和/或其他适合的工艺。 方法100进行到步骤104，其中在每个鳍上形成包括锗的层。该层可以包括在鳍上 生长的外延层。外延层可以包括SiGe。外延层可以通过CMOS兼容外延工艺生长。外延工 艺可以包括化学汽相淀积(CVD)技术如汽相外延(VPE)和/或本领域公知的其他适合的工 艺。外延工艺可以使用前冲气体(或液体)，其与鳍的成分(如硅)反应。在一个实施例 中，提供了低锗浓度Sil-xGex，其中χ介于大约0. 1到0. 3之间。参考图4和5的例子，在 鳍206上生长外延层402。在一个实施例中，鳍206为硅，外延层402包括本文档来自技高网...

【技术保护点】
一种制造ＦｉｎＦＥＴ元件的方法，包括：提供衬底；在所述衬底上形成多个鳍；在所述鳍上生长外延层，其中所述外延层包括锗；以及进行锗凝结工艺，其中所述锗凝结工艺将锗从所述外延层转移到所述鳍上以形成锗鳍（Ｇｅ鳍）。

【技术特征摘要】
US 2009-4-17 12/425,854一种制造FinFET元件的方法，包括提供衬底；在所述衬底上形成多个鳍；在所述鳍上生长外延层，其中所述外延层包括锗；以及进行锗凝结工艺，其中所述锗凝结工艺将锗从所述外延层转移到所述鳍上以形成锗鳍(Ge鳍)。2.根据权利要求1所述的方法，其中所述衬底为硅衬底，其中所述外延层包括SiGe。3.根据权利要求1所述的方法，还包括 在所述Ge鳍之上形成栅结构。4.根据权利要求1所述的方法，其中所述锗凝结工艺形成氧化硅层， 其中通过湿法刻蚀工艺移除所述氧化硅层。5.根据权利要求4所述的方法，其中所述衬底包括S0I衬底，所述湿法刻蚀移除所述 S0I衬底的绝缘层的部分。6.一种制造半导体器件的方法，包括 提供衬底；在所述衬底上形成硅鳍； 在所述硅鳍上形成包括锗的层；以及将所述硅鳍转变为锗鳍，其中所述转变包括进行氧化以消耗硅鳍的硅，其中所述消耗 的硅形成氧化硅层。7.根据权利要求6所述的方法，其...

【专利技术属性】
技术研发人员：许俊豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]