一种具有便携式储存器的系统及方法，该系统包括一输送器。一半导体工艺工具包括一升降机用端口且被定位接近于输送器，如此使得升降机用端口可设计对输送器与升降机用端口之间的一晶片传送盒的运输。一上游储存器与一下游储存器均并置于输送器与半导体工艺...

本发明提供了一种集成电路。该集成电路包括：半导体基板，具有第一区域和第二区域；第一区域中的ｎ型场效应晶体管（ＦＥＴ）的第一栅极堆叠；以及第二区域中的ｐ型ＦＥＴ的第二栅极堆叠。第一栅极堆叠包括半导体基板上的高ｋ介电层、在高ｋ介电层上沿第一...

一种设备包括配置用来执行离子注入工艺的处理室。在处理室内部提供冷却滚筒或静电盘被。冷却滚筒或静电盘被配置用来支撑半导体晶片。冷却滚筒或静电盘具有多个温度区。每个温度区包括位于冷却滚筒或静电盘内部或者与冷却滚筒或静电盘邻近的至少一个流体管...

一种用于在晶片上加工集成电路的方法，其包括提供设备供应的室温溶液；将所述设备供应的室温溶液的温度控制到期望的温度设定点，以得到清洗溶液；以及使用所述清洗溶液清洗抛光垫。接着通过化学机械抛光工艺对晶片进行抛光。

一种结合气隙和金属－氧化物－金属（ＭＯＭ）电容器的集成电路结构被揭示。集成电路结构包括：半导体衬底；覆盖在半导体衬底之上的第一金属化层；在第一金属化层中的第一金属结构；覆盖在第一金属化层之上的第二金属化层；在第二金属化层中的第二金属结构...

本发明提供了一种包络检波电路。该包络检波电路包括：放大输入差分信号的源级负反馈电路，提供正比于放大信号的电压的差分增益级，保持由增益级所提供电压的电压保持电路，比较由电压保持电路所保持的电压和参考电压以输出检波信号的比较电路，响应检波信...

一种减少集成电路角部剥落和破裂的破裂防止结构。破裂防止结构包括：半导体衬底；布置在半导体衬底上的第一材料的第一多个电介质层；以不同于第一材料的第二材料，布置在第一多个电介质层上的第二多个电介质层，其中，第一多个电介质层和第二多个电介质层...

本发明涉及晶片键合方法，提供了一种制造半导体器件的方法。该方法包括提供具有正面、背面和第一边缘部分的器件衬底，在器件衬底的正面的一部分的上方形成材料层，修剪第一边缘部分，移除材料层，将器件衬底的正面键合到载体衬底，从背面减薄器件衬底，修...

本发明揭露一种制造具有改善的性能的集成电路的方法。此方法包含：提供一基材；形成一硬掩膜层于此基材上；形成此硬掩膜层的多个被保护的部分和多个未被保护的部分；进行一第一蚀刻制程、一第二蚀刻制程和一第三蚀刻制程于硬掩膜层的未被保护的部分上，其...

本发明提供一种集成电路芯片及集成电路装置的制造方法，上述集成电路芯片，包括一半导体基底，具有一切割侧壁，上述切割侧壁实质上垂直于上述半导体基底，且无金属内连线结构。上述集成电路芯片也包括一电路装置，形成于上述半导体基底之中以及一导电图案...

本发明涉及一种可提供晶片较大的摩擦力的机械手臂的末端执行器，其具有一平板用以承载晶片。在平板的两端且对齐晶片的边缘之处设置有多个凸块，每一个凸块均具有一个接触面用以直接接触晶片的背面。其中，每一接触面的中心线平均粗糙度均介于约２０微寸到...

本发明是有关于一种晶粒与晶片间三维互连的接合结构与方法。该晶粒与晶片间的接合方法，其包含：提供一晶粒，具有一导电垫片；沉积一铜金属层于该导电垫片上；沉积一氮化钽层于该铜金属层上；沉积一铜铝合金层于该氮化钽层上；形成一导电堆叠在该导电垫片...

本发明是有关于一种影像感测器及其制造方法，藉由在半导体基材上形成像素阵列与周边区环绕像素阵列的方式来制作光学影像感测器，周边区包含周边电路系统。形成内层介电层于基材上，并形成多个内连线路层于此内层介电层上。每个内连线路层包括多个内连金属...

本发明为形成穿透硅通孔的结构和工艺。一种集成电路结构，包括：半导体衬底；在所述半导体衬底之上的互连结构，其中所述互连结构包括顶层金属化层间电介质（ＩＭＤ）；穿透所述互连结构至所述半导体衬底内的开口；所述开口内的导体；具有相互物理连接的垂...

一种电平转换器，包括具有第一晶体管和第二晶体管的第一开关模块，每个晶体管具有漏极、栅极和源极，其中第一晶体管与第二晶体管的漏极连接到第一电压端。所述电平转换器还包括连接在第一开关模块与第二电压端之间的第二开关模块，其包括至少六个互相连接...

本发明涉及关键工艺参数的提取，提供了一种系统、方法与计算机可读取媒体，以用来提取与选出的装置参数有关的关键工艺参数。在一实施例中，使用基因地图分析来确定关键工艺参数。基因地图分析包括将高度相关的工艺参数分组，并确定群组与选出的装置参数的...

本发明涉及一种具有反射板的发光二极管，包括：基底、位于基底上方的三族氮化物层、位于三族氮化物层上方的氮化金属层、以及位于氮化金属层上方的发光层。以及另一种具有反射板的发光二极管，包括：一硅基底；一背侧接触层，位于该硅基底下方；一第一氮化...

一种电路结构，包括：一基底以及一薄膜于所述基底上，且包括多个部分其分配如多个横列。所述多个部分的所述多个横列的每一个包括：多个凸面部分；以及多个凹面部分。在所述多个横列的每一个中，所述多个凸面部分与所述多个凹面部分分配于一间隔的图案中。...

一种具有增益控制的锁相回路（ＰＬＬ）及其电路、及电压控制振荡器（ＶＣＯ），该ＰＬＬ具有双通道组态，其中，对应ＰＬＬ输入信号及输出信号之间的相位或频率差。ＰＬＬ包括动态电压增益控制（ＤＶＧＣ）单位以及电压至电流（Ｖ２Ｉ）单位，其中对应第一...

本发明提供一种覆盖层的制造方法及半导体装置。上述包括铜、氮以及硅 和/或锗的覆盖层的制造方法，该覆盖层设置于一铜导电结构上，包括利用暴 露铜导电结构于包含锗烷和/或硅烷的一环境下，于该铜导电结构上形成至少 一覆盖层，形成该至少一覆盖层的...