具有用于内核电源关闭应用的双电压输入电平转换器制造技术

一种电平转换器，包括具有第一晶体管和第二晶体管的第一开关模块，每个晶体管具有漏极、栅极和源极，其中第一晶体管与第二晶体管的漏极连接到第一电压端。所述电平转换器还包括连接在第一开关模块与第二电压端之间的第二开关模块，其包括至少六个互相连接的晶体管，其中第二开关模块的每个晶体管具有分别用于接收ＧＡＴＥ信号、ＧＡＴＥｂ信号、ＣＯＲＥ＿ＩＮＰＵＴ信号、ＣＯＲＥ＿ＩＮＰＵＴｂ信号、ＩＯ＿ＩＮＰＵＴ信号或者ＩＯ＿ＩＮＰＵＴｂ信号的栅极，其中第二开关模块被设计为当栅极信号ＧＡＴＥ为逻辑低时在输出节点产生分别响应补充ＩＯ输入信号ＩＯ＿ＩＮＰＵＴｂ和ＩＯ输入信号ＩＯ＿ＩＮＰＵＴ的输出信号，其与补充内核输入信号ＣＯＲＥ＿ＩＮＰＵＴｂ和内核输入信号ＣＯＲＥ＿ＩＮＰＵＴ无关，从而减少从第一电压端流向第二电压端的泄漏电流。

【技术实现步骤摘要】

本专利技术通常涉及集成电路，尤其涉及可应用在包括液晶显示LCD控制 器的各种集成电路中的降低功率消耗的电平转换器。
技术介绍
电平转换器是允许数字信号从低电源电平向高电源电平转换的电路。 随着集成电路最小特征尺寸的进一步减小，用于集成电路(IC)内核逻辑 部分的电源电压进一步被减少到大约1.0伏或者更低的电平。然而，集成 电路输入/输出(IO)部分的电源电压必须维持在更高的等级(3.3伏或者 更高的电压)，以确保较高的信噪比以及和其他器件的兼容性。例如，在 液晶显示(LCD)器件中，提供到LCD控制器IC的输入信号大约是3伏， 但却需要20到40伏的信号来打开LCD面板中使用的薄膜晶体管(TFT)。 这种情况下，就需要电平转换器来实现转换电压的目的。图2A显示了一种传统的电平转换器200。该电平转换器200使用四种 类型的晶体管。低电压N型金属氧化物半导体(Metal-oxide semiconductor, NMOS)和P型金属氧化物半导体(PMOS)晶体管(图中未显示)，用在 反相器220的低电源电压VDD202中。高电压NMOS晶体管217、 223和 高电压PMOS晶体管2本文档来自技高网...

【技术保护点】
一种电平转换器，包括：　具有第一晶体管和第二晶体管的第一开关模块，所述第一晶体管与所述第二晶体管均具有漏极、栅极和源极，其中所述第一晶体管与所述第二晶体管的漏极连接到第一电压端；　连接在所述第一晶体管的源极与第二电压端之间的第二 开关模块，所述第二开关模块包括至少四个互相连接的晶体管，其中在所述第一开关模块与所述第二开关模块之间设置有输出节点；以及　连接在所述第二晶体管的源极与所述第二电压端之间的第三开关模块，所述第三开关模块包括另外四个互相连接的晶体管，其中 所述第二开关模块和所述第三开关模块的每个晶体管具有分别用于接收栅极信号ＧＡＴＥ、补充栅极信号ＧＡＴＥｂ...

【技术特征摘要】
US 2008-3-27 12/056,6481. 一种电平转换器，包括具有第一晶体管和第二晶体管的第一开关模块，所述第一晶体管与所述第二晶体管均具有漏极、栅极和源极，其中所述第一晶体管与所述第二晶体管的漏极连接到第一电压端；连接在所述第一晶体管的源极与第二电压端之间的第二开关模块，所述第二开关模块包括至少四个互相连接的晶体管，其中在所述第一开关模块与所述第二开关模块之间设置有输出节点；以及连接在所述第二晶体管的源极与所述第二电压端之间的第三开关模块，所述第三开关模块包括另外四个互相连接的晶体管，其中所述第二开关模块和所述第三开关模块的每个晶体管具有分别用于接收栅极信号GATE、补充栅极信号GATEb、内核输入信号CORE_INPUT、补充内核输入信号CORE_INPUTb、IO输入信号IO_INPUT或者补充IO输入信号IO_INPUTb的栅极，其中当栅极信号为逻辑低时，所述第一开关模块、所述第二开关模块以及所述第三开关模块用于在所述输出节点产生分别响应于IO输入信号和补充IO输入信号的输出信号，与所述输出信号与补充内核输入信号和内核输入信号无关，从而减少从所述第一电压端流向所述第二电压端的泄漏电流。2. 如权利要求1所述的电平转换器，其中，当所述第二电压端电性接地时，所述第一电压端具有以3.3伏为峰值 的第一电压摆幅；所述内核输入信号和所述补充内核输入信号具有以1.2伏为峰值的第 二电压摆幅；以及所述栅极信号、所述补充栅极信号、所述IO输入信号以及所述补充IO 输入信号具有以3.3伏为峰值的第一电压摆幅。3. 如权利要求1所述的电平转换器，其中，所述第二开关模块包括 第一 N型金属氧化物半导体NMOS晶体管，其栅极连接到所述栅极信号且其漏极连接到所述输出节点；第二NMOS晶体管，其栅极连接到所述补充内核输入信号且其源极连 接到所述第二电压端，其中所述第一NMOS晶体管与所述第二NMOS晶体 管互相串联连接；第三NMOS晶体管，其栅极连接到所述补充栅极信号且其漏极连接到 所述输出节点；以及第四NMOS晶体管，其栅极连接到所述补充IO输入信号且其源极连 接到所述第二电压端，其中所述第三NMOS晶体管与所述第四NMOS晶体 管互相串联连接。4.如权利要求3所述的电平转换器，其中，当所述栅极信号变为逻辑高时，在所述输出节点响应所述补充内核输 入信号的所述输出信号以1.2伏为峰值摆动，其与所述补充IO输入信号无关；当所述栅极信号变为逻辑低时，在所述输出节点响应所述补充IO输入 信号的所述输出信号以3.3伏为峰值摆动，其与所述补充内核输入信号无 关。5.如权利要求1所述的电平转换器，其中，所述第三开关模块包括:第五NMOS晶体管，其栅极连接到所述补充栅极信号且其漏极连接到 设置在所述第二晶体管的源极与所述第三开关模块之间的反相输出节点 上；第六NMOS晶体管，其栅极连接到所述IO输入信号且其源极连接到 所述第二电压端，其中所述第五NMOS晶体管与所述第六NMOS晶体管互 相串联连接；第七NMOS晶体管，其栅极连接到所述补充栅极信号且其漏极连接到 所述反相输出节点；以及第八NMOS晶体管，其栅极连接到所述内核输入信号且其源极连接到 所述第二电压端，其中所述第七NMOS晶体管与所述第八NMOS晶体管互 相串联连接，并且其中所述第一开关模块、所述第二开关模块以及所述第三开关模块用于在所述反相...

【专利技术属性】
技术研发人员：张祐慈，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]